

BỘ THÔNG TIN VÀ TRUYỀN THÔNG
HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG

BÀI GIẢNG
THIẾT KẾ HỆ THỐNG VLSI

Nhóm biên soạn:

Phạm Văn Sự

Đặng Hoài Bắc

Mai Linh

HÀ NỘI – 2014

Lời nói đầu

Ngày nay, lĩnh vực thiết kế điện tử đang có những bước tiến vượt bậc nhờ sự phát triển của các công nghệ nguồn. Tuy vậy, ở Việt Nam, việc trang bị các kiến thức và kỹ năng cơ bản của lĩnh vực này trong các chương trình đào tạo cử nhân và kỹ sư chưa được quan tâm đúng mức. Nhằm tạo điều kiện thuận lợi cho việc học tập và nghiên cứu của sinh viên chuyên ngành Điện-Điện tử của Học viện Công nghệ Bru chính Viễn thông, chúng tôi mạo muội biên soạn cuốn *Bài giảng Thiết kế hệ thống VLSI*. Mục đích của tập bài giảng là giới thiệu với các sinh viên chuyên ngành Điện - Điện tử một cách chung nhất các kỹ thuật, các phương pháp tiếp cận tiên tiến trong thiết kế, sản xuất các chip điện tử có mật độ tích hợp cao và rất cao. Từ đó, sinh viên có cơ hội làm quen và hiểu biết những kiến thức, kỹ năng cơ bản trong lĩnh vực thiết kế điện tử.

Nội dung của cuốn bài giảng chia làm 5 chương:

Chương 1: Giới thiệu về hệ thống VLSI

Chương 2: Các kỹ thuật thực hiện và cài đặt ràng buộc trong layout mạch CMOS

Chương 3: Thiết kế lô-gíc và mạch CMOS

Chương 4: Thiết kế hệ thống con CMOS

Chương 5: Các phương pháp thiết kế hệ thống VLSI

Các chương 1, 2 và 3 do giảng viên Phạm Văn Sự biên soạn. Các chương còn lại do giảng viên Mai Linh và giảng viên Đặng Hoài Bắc biên soạn. Nội dung bài giảng chủ yếu được biên soạn từ các tài liệu uy tín trong lĩnh vực thiết kế điện tử và công nghệ điện tử. Trong lần biên soạn thứ hai này, cuốn bài giảng được hoàn thiện với những đúc rút kinh nghiệm giảng dạy qua một số học kỳ tại Học viện, với sự góp ý và xây dựng của đồng nghiệp cùng với những chia sẻ từ các chuyên gia trong lĩnh vực thiết kế mạch tích hợp. Mặc dù với sự nỗ lực cố gắng hết sức của nhóm tác giả cùng với sự hỗ trợ từ và chỉ đạo từ lãnh đạo Khoa Kỹ thuật Điện tử và Học viện, cuốn bài giảng chắc chắn sẽ vẫn còn những điểm cần chỉnh sửa. Nhóm tác giả luôn mong muốn được những đóng góp và ý kiến từ các sinh viên, những nhà khoa học cũng như các chuyên gia trong lĩnh vực để cuốn bài giảng ngày càng hoàn thiện hơn.

Mọi góp ý gửi về địa chỉ: Khoa Kỹ thuật Điện tử 1, tầng 9 nhà A2, Học viện Công nghệ Bru chính Viễn thông, Km10 Đường Nguyễn Trãi.

Hà Nội, ngày 2 tháng 7 năm 2014

Nhóm biên soạn

Danh mục các từ viết tắt

ALU	Arithmetic Logic Unit	Bộ lô-gic số học
ASIC	Application-Specific Integrated Circuit	Mạch điện tử tích hợp với mục đích cụ thể
CAD	Computer-Aided Design	Công cụ máy tính hỗ trợ thiết kế
CISC	Complex Instruction Set Computer	Kiến trúc tập lệnh phức tạp
CMOS	Complementary Metal-Oxide Semiconductor	Công nghệ bán dẫn-ô-xit-kim loại bù
DSP	Digital Signal Processing	Xử lý tín hiệu số
EBL	Electron Beam Lithography	Công nghệ khắc dòng tia điện tử
FET	Field-effect Transistor	Transistor trường
HDL	Hardware Description Language	Ngôn ngữ mô tả phần cứng
IC	Integrated Circuit	Mạch tích hợp
LSI	Large Scale Integration	Mạch tích hợp mật độ lớn
MAS	Micro-Architectural Specification	Tiêu chí vi kiến trúc
MCM	Multi-Chip Module	Khối đa chip
MOS	Metal-Oxide-Semiconductor	Công nghệ bán dẫn - ô-xit - kim loại
MSI	Medium Scale Integration	Mạch tích hợp mật độ trung bình
MTF	Mean of Time Failure	Trung bình số lần thất bại
PCB	Printed Circuit Board	Bảng mạch in
PLA	Programmable Logic Array	Dãy lô-gic khả trình
PLD	Programmable Logic Device	Thiết bị lô-gic khả trình
PR	Photoresist	Chất cản quang
RAM	Random Access Memory	Bộ nhớ truy cập ngẫu nhiên
RISC	Reduced Instruction Set Computer	Kiến trúc tập lệnh thu gọn
ROM	Read Only Memory	Bộ nhớ chỉ đọc
RTL	Register Transfer Level	Mức truyền đạt thanh ghi
SLI	System level Integration	Mạch tích hợp mức hệ thống
SoC	System on Chip	Hệ thống trên chip đơn
SOI	Silicon on Insulator	Công nghệ si-líc trên tấm cách điện
SSI	Small Scale Integration	Mạch tích hợp mật độ thấp
TTL	Transistor-Transistor Logic	Transistor lưỡng cực
ULSI	Ultra large Scale Integration	Mạch tích hợp mật độ cực lớn
UV	Ultraviolet	Tia cực tím
VLSI	Very Large Scale Integration	Mạch tích hợp mật độ rất lớn

Mục lục

Lời nói đầu.....	ii
Danh mục các từ viết tắt.....	iii
Mục lục.....	iv
Chương 1 Giới thiệu về Hệ thống VLSI.....	1
1.1 Lịch sử chung	1
1.2 Chu trình thiết kế VLSI.....	3
1.2.1 Chu trình thiết kế VLSI cơ bản	3
1.2.2 Các xu thế mới trong Chu trình thiết kế VLSI	8
Chương 2 Các kỹ thuật thực hiện và cài đặt ràng buộc trong layout mạch CMOS	12
2.1 Giới thiệu công nghệ bán dẫn si-líc.....	12
2.1.1 Quá trình tạo Wafer - Wafer processing.....	12
2.1.2 Ô-xi hóa – Oxidation	13
2.1.3 Khuếch tán lựa chọn - Selective diffusion.....	14
2.1.4 Quá trình tạo cổng si-líc - The silicon gate process	15
2.2 Công nghệ CMOS	17
2.2.2 Quá trình tạo p-well.....	17
2.2.3 Quá trình tạo n-well.....	22
2.2.4 Quá trình tạo ống đôi.....	23
2.2.5 Si-líc trên tấm cách điện	25
2.3 Các tính chất của transistor.....	30
2.3.1 Cấu trúc của một transistor.....	30
2.3.2 Mô hình transistor đơn giản.....	31
2.3.3 Các tham số ký sinh của transistor	32
2.4 Dây kết nối, via, ký sinh.....	33
2.4.1 Giới thiệu chung	33
2.4.2 Các tham số ký sinh của dây dẫn.....	35
2.4.3 Hiệu ứng bề mặt trên các kết nối đồng.....	37
2.5 Các ràng buộc trong thiết kế layout.....	39
2.5.1 Các biểu diễn lớp.....	40
2.5.2 Các ràng buộc dựa trên lambda cho quá trình p-well.....	42
2.5.3 Các luật dựa trên λ cho quá trình Si-líc trên tấm cách ly	49
2.5.4 Các luật thiết kế lớp kim loại đôi.....	51
2.5.5 Tổng kết các ràng buộc thiết kế.....	51
2.6 Thông số hóa quy trình.....	52
2.6.1 Các lớp trừu tượng.....	52
2.6.2 Các luật về khoảng cách	52
2.6.3 Các luật xây dựng.....	52
Chương 3 : Thiết kế lô-gíc và mạch CMOS.....	57
3.1 Giới thiệu chung	57
3.2 Cấu trúc lô-gíc CMOS.....	58
3.2.1 Lô-gíc bù CMOS	58


3.2.2 Lô-gic giả nMOS	59
3.2.3 Lô-gics CMOS động.....	60
3.2.4 Lô-gic CMOS định thời.....	64
3.2.5 Lô-gic đô-mi-nô CMOS	65
3.2.6 Lô-gic chuyển mạch điện áp cascade	67
3.2.7 Lô-gic đô-mi-nô cải tiến.....	69
3.2.8 Lô-gic transistor thông qua - Pass transistor logic	70
3.3 Thiết kế điện và vật lý các cổng lô-gíc.....	73
3.3.1 Cổng đảo – Inverter	73
3.3.2 Thiết kế cổng NAND.....	78
3.3.3 Thiết kế cổng NOR.....	80
3.4 Các chiến lược clock trong thiết kế	82
3.4.1 Chiến lược đồng hồ 2-pha giả - Pseudo 2-phase clocking	82
3.4.2 Chiến lược đồng hồ 2-pha - 2-phase clocking.....	84
3.4.3 Chiến lược đồng hồ 4-pha	84
3.4.4 Chiến lược đồng hồ giả 4-pha	84
3.5 Cấu trúc vào ra (I/O).....	85
3.5.1 Tổ chức chung	85
3.5.2 Các chân để V_{DD} và V_{SS}	87
3.5.3 Các chân để đầu ra.....	87
3.5.4 Các chân để đầu vào.....	88
3.5.5 Các chân để 3 trạng thái	90
3.5.6 Các chân để hai trạng thái.....	91
Chương 4 Thiết kế các hệ thống con CMOS.....	93
4.1 Giới thiệu.....	93
4.2 Bộ cộng và các hàm liên quan.....	93
4.2.1 Bộ cộng tổ hợp - Combinational Adder	93
4.2.2 Bộ cộng tổ hợp động	97
4.2.3 Sự truyền của bộ cộng cực cửa.....	99
4.2.4 Bộ cộng mang khóa đầu	101
4.2.5 Bộ cộng mang Manchester	104
4.2.6 Bộ cộng khóa đầu mang nhị phân	106
4.2.7 Bộ cộng lựa chọn mang.....	111
4.2.8 Bộ khởi tạo kiểm tra ngang bậc (parity).....	111
4.2.9 Bộ so sánh.....	112
4.3 Bộ đếm nhị phân.....	114
4.3.1 Bộ đếm không đồng bộ.....	114
4.3.2 Bộ đếm đồng bộ.....	114
4.4 Bộ nhân.....	116
4.5 Bộ ghi dịch	129
4.6 Bộ nhớ	132
4.6.1 Giới thiệu.....	132

4.6.2 SRAM.....	135
4.6.3 DRAM.....	138
4.6.4 ROM.....	139
4.6.5 Bộ nhớ Flash.....	140
4.6.6 PLA.....	142
4.7 Đường dữ liệu - Data paths	143
Chương 5 Các phương pháp Thiết kế hệ thống VLSI.....	145
5.1 Giới thiệu.....	145
5.2 Thiết kế cấu trúc và Testing	146
5.2.1 Các chiến lược thiết kế cấu trúc	146
5.2.2 Testing	149
5.3 Hệ thống layout	155
5.3.1 Layout kí hiệu lưới thô	155
5.3.2 Layout ma trận cổng.....	157
5.3.3 Layout hình que	160
5.3.4 Layout kí hiệu lưới ảo.....	161
Tài liệu tham khảo	164

Chương 1 Giới thiệu về Hệ thống VLSI

1.1 Lịch sử chung

Trong suốt nửa đầu thế kỷ 20, các mạch điện tử thường sử dụng các bóng điện tử dạng ống chân không (vacuum tubes) có kích thước rất lớn, đắt đỏ và tiêu tốn rất nhiều năng lượng. Tuy nhiên, ngày nay cùng với sự phát triển của khoa học kỹ thuật là sự xuất hiện của các thiết bị điện tử bán dẫn rời rạc chẳng hạn như transistor lưỡng cực (TTL), transistor trường (FET) đã cho phép việc tích hợp một số, thậm chí là nhiều mạch điện tử trong một chip duy nhất được gọi là các mạch điện tử tích hợp (IC - Integrated Circuit). Số lượng transistor có thể tích hợp một cách kinh tế trên một chip đơn không ngừng tăng lên và được Gordon Moore dự đoán thông qua luật Moore. Theo đó, số lượng transistor trong một chip đơn được nhân đôi cứ sau 18 tháng. Hình 1.1 [10] chỉ ra sự tăng mạnh của số lượng transistor trong các chip vi xử lý của hãng Intel, IBM,...




Hình 1.1 Sự tăng nhanh của số lượng transistor trong các chip vi xử lý

Về cơ bản, các mạch điện tử tích hợp có thể được phân chia theo độ phức tạp của chúng và được đo lường bằng số cổng lô-gíc hoặc số transistor trong một chip đơn. Các chip có số cổng lô-gíc độc lập nhỏ hơn 10 được gọi là các mạch tích hợp tỷ lệ thấp (SSI - Small Scale Integration). Nếu số cổng trong một chip đơn từ 10-100 thì các mạch tích hợp đó được gọi là các mạch có tỷ lệ tích hợp trung bình (MSI - Medium Scale Integration). Các bộ giải mã, bộ cộng, bộ so sánh là các ví dụ điển hình của loại mạch MSI. Với các mạch tích hợp tỷ lệ lớn (LSI - Large Scale Integration), số lượng cổng trong một chip đơn thường từ 100-1000. Các hệ thống điện tử số chẳng hạn như các bộ vi xử lý cổ điển, các chip nhớ, các thiết bị lô-gíc khả trình (PLD) là các ví dụ điển hình của LSI. Đến cuối những năm 70, các hãng sản xuất đã chế tạo thành công các chip tích hợp tỷ lệ rất lớn (VLSI - Very Large Scale Integration) có hàng ngàn cổng lô-gíc chẳng hạn như các chip xử lý của máy tính cá nhân

80186, 80286. Từ đó cho đến nay, số lượng cổng tích hợp thành công của chip tăng rất nhanh và vượt ngưỡng 10 triệu cổng. Và chúng ta đang chứng kiến sự xuất hiện của các mạch tích hợp tỷ lệ cực lớn (ULSI - Ultra Large Scale Integration), mạch tích hợp mức hệ thống (SLI - System Level Integration), hệ thống trên một chip (SoC - System-on-Chip). Sự phân loại sơ lược trên có thể tóm tắt bằng bảng 1.1 [11].

Bảng 1.1 Phân loại cơ bản các hệ thống mạch tích hợp


Phân loại	Thời gian	Mật độ (cổng lô-gic)
Transistor đơn	1959	1
Cổng lô-gic	1960	1
SSI	1964	≤ 10
MSI	1967	10-100
LSI	1972	100-1000
VLSI	1978	1000-10000
ULSI	1980	≥ 10000
SLI/SoC	1990-	> 10 triệu



Hình 1.2 Sự phát triển của công nghệ nền

Cùng với sự tăng nhanh về số lượng cổng lô-gíc có thể tích hợp trong một chip đơn, tốc độ làm việc của các mạch tổ hợp cũng tăng rất nhanh. Điều này đạt được là do những thành tựu vượt bậc về công nghệ bán dẫn. Từ những năm 60 các chip điện tử được sản xuất trên các công nghệ để cỡ chục mi-cron (μ), đến năm 2006 là các công nghệ để 60nm. Sự phát triển của công nghệ nền được minh họa trong hình 1.2 [10].

Các hệ thống VLSI hiện đại không chỉ được thiết kế với quy mô và kích cỡ rất lớn, tốc độ làm việc nhanh mà còn được thiết kế với yêu cầu tiêu hao năng lượng thấp. Với các thiết bị hoạt động dựa trên nguồn cung cấp là pin hay ắc quy thì việc thiết kế hệ thống tiêu hao năng lượng thấp là vấn đề sống còn của thiết bị. Đối với các hệ thống VLSI kích thước nhỏ thì việc tiêu hao năng lượng quá mức sẽ dẫn đến một vấn đề nghiêm trọng đó là việc tỏa nhiệt cho hệ thống. Hình 1.3 [10] minh họa công suất tỏa nhiệt của các dòng chip vi xử lý Intel.



Hình 1.3 Công suất tỏa nhiệt của các chip vi xử lý Intel

1.2 Chu trình thiết kế VLSI


Chu trình thiết kế hệ thống VLSI bắt đầu bằng việc định ra các chỉ tiêu kỹ thuật của một chip VLSI, sau khi trải qua một loạt các bước để đi đến cuối cùng là sản xuất và đóng gói chip. Chu trình thiết kế hệ thống VLSI thông thường được mô tả trong hình 1.4 [9]. Trong phần này, chúng ta sẽ xem xét một cách tóm tắt yêu cầu và mục đích của các bước trong sơ đồ.

1.2.1 Chu trình thiết kế VLSI cơ bản

1) Xác định chỉ tiêu kỹ thuật của hệ thống - System Specification

Cũng giống như bất cứ một quá trình thiết kế nào khác, bước đầu tiên của chu trình thiết kế hệ thống VLSI là đưa ra các chỉ tiêu kỹ thuật của hệ thống. Các chỉ tiêu kỹ thuật của hệ thống là một biểu diễn ở mức cao của hệ thống. Trong quá trình này, các yếu tố thường được quan tâm bao gồm: chất lượng hoạt động của hệ thống, các tính năng, và kích thước vật lý (kích thước của die (nhân chip)) của hệ thống. Ngoài ra, cũng cần quan tâm đến các kỹ thuật thiết kế, công nghệ sử dụng để sản xuất chip. Xác định chỉ tiêu kỹ

thuật của một hệ thống là bước đầu của sự thỏa hiệp (compromise) giữa các yêu cầu của thị trường, công nghệ và tính khả thi về mặt thương mại (economical viability). Kết quả của giai đoạn này là các thông số cần thiết về kích cỡ, tốc độ, công suất cũng như là các tính năng của hệ thống.



Hình 1.4 Lược đồ đơn giản của chu trình thiết kế hệ thống VLSI

2) Thiết kế kiến trúc của hệ thống - Architectural Design

Giai đoạn này thực hiện việc thiết kế kiến trúc cơ bản của hệ thống. Các vấn đề cần quan tâm trong thiết kế kiến trúc cơ bản của hệ thống là việc lựa chọn giữa kiến trúc tập lệnh được giảm nhỏ (RISC - Reduced Instruction Set Computer) hay kiến trúc tập lệnh phức tạp (CISC - Complex Instruction Set Computer), số lượng các bộ lô-gíc số học (ALU), các bộ làm việc với dấu phẩy động (floating point unit), số lượng và cấu trúc các đường ống (pipeline), và kích cỡ của bộ nhớ đệm (caches). Kết quả của quá trình này là một bản hoạch định vi kiến trúc (Micro-Architectural Specification - MAS). Mặc dù MAS chỉ là một bản mô tả hệ thống ở dạng ngôn ngữ (mô tả văn bản bằng ngôn ngữ, chẳng hạn như mô tả bằng tiếng Việt), các kiến trúc sư vẫn có thể dự đoán một cách chính xác chất lượng hoạt động, công suất và kích thước của hệ thống thiết kế dựa trên bản mô tả này.

Các ước lượng này được dựa trên tỷ lệ so với các thiết kế đã có hoặc các phần tử của các thiết kế đã có. Do hầu hết các thiết kế, nhất là với các thiết kế bộ vi xử lý, thường dựa trên việc thay đổi hoặc mở rộng các thiết kế đã có từ trước, các ước lượng dựa trên bản mô tả MAS có thể cho kết quả bước đầu khá chính xác. Các ước lượng bước đầu này có vai trò quyết định đến việc xác định tính khả thi của sản phẩm trong giai đoạn đưa sản phẩm ra thị trường (giai đoạn thương mại hóa sản phẩm - a market segment). Lấy ví dụ, với các sản phẩm máy tính (chẳng hạn như máy tính xách tay), yêu cầu tiêu thụ công suất thấp là một yêu cầu tối quan trọng vì dòng sản phẩm này bị hạn chế về thời gian sử dụng của pin. Các ước lượng ban đầu dựa trên kiến trúc hệ thống còn có thể được sử dụng để quyết định xem thiết kế đưa ra có chắc chắn đảm bảo được yêu cầu về chỉ tiêu công suất tiêu thụ hay không.

3) Thiết kế chức năng hoặc hoạt động của hệ thống - Behavioral or Functional Design

Bước này thực hiện việc xác định các khối chức năng chính của hệ thống. Bên cạnh đó cũng xác định các yêu cầu kết nối giữa các khối chức năng đó. Cùng với việc định ra các khối chức năng thì độ lớn diện tích, công suất tiêu thụ và một loạt các tham số khác của mỗi khối chức năng cũng cần được ước lượng. Sau đó các khía cạnh hoạt động tổng quát của hệ thống được xem xét mà không cần phải chi tiết hóa các thông tin về việc thực hiện cụ thể các khối. Chẳng hạn, chúng ta có thể quy định rằng hệ thống sẽ thực hiện một phép nhân, tuy nhiên ở đây chưa cần thiết phải định rõ là phép nhân trong hệ nào. Chúng ta có thể sử dụng các bộ nhân cứng (multiplication hardware) tùy thuộc vào các yêu cầu về tốc độ và kích thước dữ liệu từ (word). Điều chính yếu ở đây là định ra hoạt động của hệ thống ở dạng đầu vào, đầu ra và định thời của mỗi khối mà không cần quan tâm đến cấu trúc bên trong của mỗi khối. Kết quả của quá trình thiết kế các chức năng thường là một sơ đồ định thời hoặc là các mối quan hệ giữa các khối chức năng. Các thông tin thu được này giúp cải thiện quá trình thiết kế tổng thể và giảm nhỏ sự phức tạp của các quá trình thiết kế tiếp sau. Thiết kế chức năng hoặc hoạt động của hệ thống cung cấp một mô phỏng (emulation) nhanh của hệ thống và cho phép rà soát lỗi (debugging) toàn bộ hệ thống một cách nhanh chóng. Quá trình thiết kế chức năng phần lớn được thực hiện một

cách thủ công với sự trợ giúp một phần nhỏ hoặc hoàn toàn không có sự hỗ trợ tự động từ các công cụ thiết kế sẵn có.

4) Thiết kế lô-gic - Logic Design

Trong giai đoạn thiết kế này, các chu trình điều khiển, độ rộng của dữ liệu từ, vị trí các thanh ghi, các phép toán số học, và các phép toán lô-gic của thiết kế dưới dạng các thiết kế chức năng được đề xuất và thử nghiệm. Mô tả này được gọi là mô tả mức truyền đạt thanh ghi (RTL - Register Transfer Level). Mô tả RTL được biểu diễn bởi các ngôn ngữ mô tả phần cứng (HDL - Hardware Description Language) chẳng hạn như VHDL hay Verilog. Mô tả này có thể được dùng trong mô phỏng và kiểm tra tính đúng đắn của thiết kế. Mô tả này bao gồm các biểu thức Boolean và các thông tin định thời. Các biểu thức Boolean được tối thiểu hóa để nhằm thu được cấu trúc lô-gic nhỏ nhất có chức năng giống như chức năng được thiết kế. Thiết kế lô-gic của hệ thống cần được mô phỏng và được kiểm tra để xác nhận tính đúng đắn của nó. Trong một số trường hợp đặc biệt, thiết kế lô-gic có thể được thực hiện một cách tự động bằng cách sử dụng các công cụ tổng hợp mạch bậc cao. Các công cụ hỗ trợ sẽ tạo ra một mô tả RTL từ các mô tả chức năng của thiết kế.

5) Thiết kế mạch của hệ thống - Circuit Design

Mục đích của việc thiết kế mạch là phát triển một mạch điện cụ thể dựa trên thiết kế lô-gic đã có ở bước trước đó. Các biểu thức Boolean được chuyển đổi sang biểu diễn mạch điện thông qua việc xem xét đến các yêu cầu về tốc độ và công suất tiêu thụ của thiết kế ban đầu. Tính đúng đắn và định thời của mỗi thành phần cần được kiểm tra thông qua việc mô phỏng mạch. Kết quả của thiết kế mạch là các sơ đồ mạch điện. Sơ đồ mạch trình bày các phần tử của mạch như các ô (cells), các macros, các cổng (gate), các transistor và các kết nối giữa các phần tử này. Biểu diễn này thường còn được gọi là một netlist. Các công cụ được sử dụng để nhập các mô tả này một cách thủ công được gọi là các công cụ thiết kế sơ đồ mạch (schematic capture). Trong nhiều trường hợp, một netlist có thể được tạo ra một cách tự động từ một mô tả RTL lô-gic bằng việc sử dụng một số công cụ tổng hợp lô-gic tự động.

6) Thiết kế vật lý - Physical Design

Sau khi thiết kế mạch của hệ thống đã hoàn thành, chúng sẽ được chuyển đổi sang các biểu diễn hình học. Nói cách khác, bước thiết kế vật lý thực hiện sắp xếp và trải (layout) các thành phần của mạch. Việc này được thực hiện thông qua việc chuyển đổi mỗi thành phần mạch điện sang dạng biểu diễn hình học (cụ thể hóa hình dạng và lớp) tương ứng. Bước thiết kế vật lý này cũng thực hiện việc chuyển đổi các kết nối giữa các phần tử sang dạng biểu diễn hình học là các đường dẫn nhiều lớp. Tính chi tiết và chính xác của layout phụ thuộc vào các ràng buộc thiết kế được quy định bởi các công nghệ sử dụng cho việc sản xuất cũng như các tính chất điện của vật liệu được sử dụng trong sản xuất. Quá trình thiết kế vật lý là một quá trình phức tạp và thường được chia nhỏ thành nhiều quá trình con. Trong quá trình thiết kế vật lý, nhiều phép kiểm định và kiểm tra tính hợp lệ được thực hiện. Do tính phức tạp của quá trình thiết kế vật lý của các dự án lớn, nên trong một số trường hợp kết quả của thiết kế vật lý có thể được thiết kế tự động hoàn

toàn hoặc một phần và layout của mạch có thể được tạo trực tiếp từ netlist nhờ các công cụ tổng hợp layout tự động. Hầu hết các layout của các thiết kế có yêu cầu chất lượng vừa phải hoặc có yêu cầu thời gian từ sản xuất đến thị trường ngắn đều được thực hiện tự động. Tuy vậy, layout của một số chip có yêu cầu cao trong thiết kế (chẳng hạn như các bộ vi xử lý) thường được thiết kế thủ công. Việc thực hiện layout thủ công thường chậm và tốn rất nhiều công sức, nhưng bù lại cho kết quả tốt hơn về mặt diện tích và chất lượng so với việc thực hiện tự động bằng các công cụ thiết kế. Mặc dù vậy, điểm mạnh này trở thành mờ nhạt khi chúng ta phải thực hiện các dự án thiết kế lớn, các dự án thiết kế mà ở đó việc nắm rõ và đạt được giải pháp tối ưu hóa toàn hệ thống vượt qua cả khả năng của con người.

7) Sản xuất chip - Fabrication

Sau khi thực hiện thiết kế layout và kiểm tra tính đúng đắn của thiết kế, thiết kế đã sẵn sàng cho việc sản xuất. Các dữ liệu layout thường được gửi tới các phòng sản xuất (fab) ở dạng các băng (tape), và quá trình này thường được gọi là quá trình xuất băng (Tape Out). Các dữ liệu layout được chuyển đổi (hoặc phân chia - fractured) thành các mặt nạ quang khắc (photo-lithographic mask) cho các lớp tương ứng. Các mặt nạ xác định khoảng không gian trên tấm wafer mà vùng đó các loại vật liệu nhất định cần được lắng đọng (deposit), khuếch tán (diffuse) hoặc thậm chí được loại bỏ (etching). Chúng ta đã biết, các tinh thể si-líc được hình thành và cắt gọt để tạo thành các tấm wafer. Do đó, để sản xuất các chip VLSI với kích thước cực kỳ nhỏ, các tấm wafer được yêu cầu phải được đánh bóng gần tuyệt đối. Quá trình sản xuất bao gồm một số bước liên quan đến việc lắng đọng (deposit), và khuếch tán một số loại vật liệu khác nhau trên tấm wafer. Trong mỗi bước một mặt nạ được sử dụng. Thường thì một quá trình sản xuất cần đến hàng tá mặt nạ. Trước khi các chip được sản xuất hàng loạt, người ta phải sản xuất thử nghiệm và kiểm tra phiên bản sản xuất thử (prototype) của chip. Một tấm wafer có đường kính 20cm (8 inch) có thể sử dụng để sản xuất ra hàng trăm chip tùy thuộc vào kích thước các chip. Ngày nay, công nghiệp sản xuất chip điện tử đang chuyển nhanh sang công nghệ sử dụng các tấm wafer có đường kính cỡ 30cm (12 inch) nhằm cho phép sản xuất nhiều chip hơn trong một lần dẫn wafer (per wafer leading) nhằm giảm giá thành sản xuất.

8) Đóng gói, kiểm tra và debugging - Packaging, testing and debugging

Sau khi các chip được sản xuất trên tấm wafer, chúng được cắt riêng rẽ. Mỗi chip được đóng gói và kiểm tra để đảm bảo rằng chúng thỏa mãn các chỉ tiêu kỹ thuật thiết kế cũng như hoạt động đúng với các chức năng thiết kế. Các chip sử dụng trong các bảng mạch in (PCB - Printed Circuits Boards) được đóng gói trong gói hai hàng chân (Dual Inline Package), hoặc với mảng lưới các chân (Pin Grid Array), hoặc với mảng lưới các đầu (Ball Grid Array) hoặc trong gói phẳng vuông (Quad Flat Package). Các chip được sử dụng trong các khối đa chip (Multi-Chip Modules) thì không cần đóng gói, bởi vì các chip MCM thường được sử dụng trần.

Chúng ta cũng cần chú ý rằng dự án thiết kế một chip VLSI phức tạp cũng chính là một dự án quản lý nhân lực phức tạp. Bởi vì các dự án lớn thường yêu cầu số lượng hàng vài

trăm kỹ sư làm việc trong vòng hai đến ba năm. Các dự án như vậy không chỉ yêu cầu sự có mặt của các kỹ sư thiết kế kiến trúc, các kỹ sư thiết kế mạch, các chuyên gia thiết kế vật lý, mà còn cả các kỹ sư thiết kế tự động. Và thường thì việc thiết kế được phân chia theo các khối chức năng và các khối này được thực hiện bởi các nhóm khác nhau. Ở mỗi thời điểm, các nhóm khác nhau có thể không ở trong cùng một pha (mức) trong quá trình thiết kế. Nói một cách khác, trong khi một nhóm đang ở giai đoạn thiết kế lô-gic, thì nhóm khác có thể đã hoàn thành xong giai đoạn thiết kế vật lý. Điều này tạo ra một vấn đề khó khăn cho các công cụ thiết kế mức độ chip vì chúng phải làm việc với các dữ liệu không đầy đủ ở cùng một mức độ.

Chu trình thiết kế hệ thống VLSI là một chu trình lặp, cả ngay trong một bước thiết kế và giữa các bước thiết kế khác nhau. Toàn bộ chu trình thiết kế có thể được xem như các biến đổi (transformation) của các biểu diễn (representation) trong các bước khác nhau. Trong mỗi bước, một biểu diễn mới của hệ thống được tạo ra và được phân tích. Biểu diễn này được nâng cấp liên tục để thỏa mãn các chỉ tiêu kỹ thuật hệ thống. Chẳng hạn, một layout được nâng cấp và cải thiện liên tục sao cho nó thỏa mãn các chỉ tiêu kỹ thuật về định thời của hệ thống. Một ví dụ khác là việc phát hiện các vi phạm các ràng buộc thiết kế trong quá trình kiểm tra tính đúng đắn của thiết kế. Nếu các vi phạm đó được phát hiện, thì bước thiết kế vật lý cần được thực hiện lại để sửa lỗi này. Mục đích của các công cụ máy tính hỗ trợ thiết kế (CAD) là giảm nhỏ thời gian cho mỗi bước lặp và giảm nhỏ tổng số bước lặp yêu cầu, từ đó làm ngắn đi thời gian tung sản phẩm ra thị trường.

1.2.2 Các vấn đề mới trong Chu trình thiết kế VLSI

Trong phần trên, chúng ta mô tả một chu trình thiết kế hệ thống VLSI đơn giản và cơ bản nhất. Tuy nhiên, xu hướng công nghệ là một quá trình phát triển không ngừng. Trong thực tế, có rất nhiều vấn đề mới trong công nghiệp sản xuất chip điện tử nảy sinh đã làm thay đổi lớn chu trình trên. Trong đó phải kể đến là:

1) Tăng trễ liên kết - Increasing interconnect delay

Mặc dù quá trình sản xuất được cải tiến, sự cải tiến trong sản xuất các kết nối (interconnect) không đạt được tỷ lệ cùng tốc độ với các thiết bị. Các thiết bị ngày càng có kích thước nhỏ và hoạt động nhanh hơn, trong khi đó các kết nối không bắt kịp tốc độ này. Kết quả là, gần 60% trễ đường truyền là do các kết nối. Một giải pháp cho vấn đề trễ kết nối và tính toàn vẹn của tín hiệu là chèn các bộ phát lặp (repeater) vào trong các đường dây dẫn dài. Trong thực tế, các bộ phát lặp là cần thiết cho hầu hết các mạng ở mức độ chip. Kỹ thuật chèn bộ phát lặp yêu cầu phải có kế hoạch từ trước vì diện tích cho các bộ phát lặp phải được định vị trước.

2) Tăng diện tích kết nối - Increasing interconnect area

Người ta thống kê được rằng với một die vi xử lý chỉ có khoảng 60-70% diện tích của nó là các thiết bị tích cực. Phần diện tích còn lại cần được cung cấp cho kết nối. Và vùng diện tích này là nguyên nhân dẫn đến sự suy giảm chất lượng hoạt động của mạch. Trong các thế hệ mạch tích hợp đầu tiên, hàng vài trăm transistor được kết nối với nhau bằng cách sử dụng một lớp kim loại. Khi số lượng transistor tăng lên, diện tích vùng kết nối tăng theo. Tuy nhiên, bằng việc đưa vào một lớp kim loại thứ hai, diện tích vùng kết nối được giảm đi. Phương pháp này đã trở thành xu thế được lựa chọn giữa độ phức tạp

thiết kế và số lượng lớp kim loại. Trong các thiết kế hiện nay, với xấp xỉ 10 triệu transistor và bốn đến sáu lớp kim loại, người ta thấy rằng chỉ còn khoảng 40% diện tích của chip được dành cho kết nối. Mặc dù việc tăng số lượng các lớp kim loại cho phép giảm kích thước die, điều này không có nghĩa là càng tăng số lượng các lớp kim loại (lớn hơn một số lượng lớp nhất định nào đó) thì diện tích vùng kết nối càng giảm. Điều này là do khi số lớp kim loại tăng cao, đồng nghĩa với không gian chiếm dụng bởi các via ở các lớp phía dưới tăng.

3) Tăng số lượng lớp kim loại - Increasing number of metal layers

Để thỏa mãn sự tăng cao của yêu cầu kết nối, số lượng các lớp kim loại sẵn sàng cho các kết nối tăng lên. Hiện nay, phổ biến trong hầu hết các thiết kế là ba lớp kim loại, riêng đối với các thiết kế các chip vi xử lý là bốn hoặc năm lớp. Từ đây, nảy sinh nhu cầu cần có các quan sát ba chiều của các kết nối trong quá trình thiết kế.

4) Tăng các yêu cầu hoạch định trước - Increasing planning requirements

Một vấn đề rất quan trọng cần quan tâm khi tăng trễ kết nối, tăng diện tích của die dùng cho kết nối, và tăng số lượng lớp kim loại đó là vị trí tương đối giữa các thiết bị. Các chú ý thiết kế vật lý này phải được đưa vào trong những pha sớm nhất của quá trình thiết kế. Trong thực tế, quá trình thiết kế chức năng thường phải bao gồm cả việc hoạch định vị trí chip. Việc này bao gồm hai bước quan trọng là: hoạch định khối (block planning) và hoạch định tín hiệu (signal planning). Hoạch định khối thực hiện việc gán các hình dạng và các vị trí cho các khối chức năng. Hoạch định tín hiệu tham chiếu (refer) tới các phân công (assignment) của các vùng ba chiều qua đó các bus chính và các đường tín hiệu được định tuyến (route). Trong giai đoạn này, thời gian cũng cần được ước lượng để đảm bảo tính hợp lệ của hoạch định chip. Bởi vì hoạch định này cũng phải được sử dụng để tạo giới hạn về thời gian cho các giai đoạn thiết kế tiếp sau đó.


5) Tổng hợp - Synthesis

Thời gian yêu cầu để thiết kế bất cứ khối nào có thể được giảm nhỏ nếu layout của nó có thể được tạo một cách trực tiếp hoặc tổng hợp từ một mô tả mức cao. Điều này không chỉ giảm nhỏ thời gian thiết kế, mà nó còn cho phép loại bỏ các lỗi do con người mắc phải. Tuy vậy, việc thực hiện tổng hợp mạch tự động gặp phải một hạn chế là vùng diện tích sử dụng của các khối được tổng hợp thường lớn hơn vùng diện tích mà nếu chúng được thực hiện thiết kế thủ công. Do đó, tùy thuộc vào mức độ của thiết kế trong đó việc tổng hợp mạch được sử dụng mà chúng ta có hai loại tổng hợp:

a) Tổng hợp lô-gíc - Logic Synthesis

Tổng lô-gíc thực hiện việc chuyển đổi các mô tả HDL của một khối sang sơ đồ mạch (mô tả mạch điện) và sau đó tạo ra layout tương ứng của nó. Quá trình này là một công nghệ được thiết lập cho các khối trong thiết kế một chip điện tử, và cho việc hoàn thành mạch điện tử tích hợp với mục đích ứng dụng cụ thể (ASICs). Tổng hợp lô-gíc thông thường không áp dụng được cho các khối lớn chẳng hạn như RAMs, ROM, PLA và các đường dữ liệu (Datapath) cũng như không thể áp dụng để hoàn thành các thiết kế bộ vi xử lý bởi hai lý do là tốc độ và diện tích sử dụng không tối ưu. Với các khối như

vậy, các công cụ tổng hợp lô-gíc thường rất chậm và vùng diện tích sử dụng rất không hiệu quả.



Hình 1.5 Chu trình thiết kế hệ thống VLSI gần với thực tế

b) Tổng hợp mức cao - High Level Synthesis

Quá trình này chuyển đổi một mô tả chức năng hoặc mô tả vi kiến trúc (micro-architectural) thành một layout hoặc một mô tả RTL. Trong quá trình tổng hợp mức cao, đầu vào là một mô tả mà bao hàm chỉ các khía cạnh hoạt động (hành vi - behavioral) của hệ thống. Các công cụ tổng hợp này tạo ra một hệ thống tổng hợp. Hệ thống tổng hợp này được gọi là hệ thống tổng hợp tổng quát. Các kiến trúc có giới hạn thường được tổng hợp theo một kiểu tổng hợp hạn chế. Chẳng hạn, các kiến trúc xử lý tín hiệu số (DSP) đã được tổng hợp thành công. Các hệ thống tổng hợp này đôi khi còn được gọi là các trình biên dịch si-líc (Silicon Compiler). Một kiểu tổng hợp thậm chí còn hạn chế hơn của các công cụ tổng hợp là các bộ sinh mô-đun (Module Generator) dùng để giải quyết các vấn đề có tầm cỡ nhỏ hơn. Ý tưởng cơ bản là thực hiện việc đơn giản hóa các tác vụ tổng hợp hoặc bằng cách hạn chế cấu trúc hoặc bằng cách hạn chế tầm cỡ của vấn đề. Các trình biên dịch si-líc đôi khi sử dụng đầu ra của các bộ sinh mô-đun. Trong những năm gần đây, việc tổng hợp mức cao hiện đã có những bước tiến lớn. Các kết quả đạt được trong quá trình nghiên cứu đã bắt đầu được áp dụng vào việc phát triển chip trong thực tế. Nói tóm

lại, các hệ thống tổng hợp mức cao cung cấp các thực thi rất tốt cho các lớp đặc biệt của các hệ thống, và chúng sẽ tiếp tục nhận được sự chấp nhận rộng rãi khi chúng trở lên tổng quát hơn.

Để có thể thích ứng với các yếu tố vừa thảo luận, chu trình thiết kế VLSI đang dần thay đổi. Hình 1.5 [9] mô tả một chu trình thiết kế gần với thực tế. Do sự tăng cao của trề kết nối, thiết kế vật lý được bắt đầu từ giai đoạn rất sớm của chu trình thiết kế để mong muốn cải thiện các chất lượng hoạt động của chip. Việc thực hiện thiết kế vật lý nền sớm dẫn đến cải thiện đáng kể layout của chip vì mỗi khối đều được cải thiện. Điều này cũng cho phép một cách tận dụng tốt hơn diện tích của chip phân bố cho các kết nối ba chiều. Phân bố này làm giảm kích thước die, nâng cao năng suất và giảm giá thành. Về cơ bản, chu trình thiết kế VLSI tạo ra các mô tả xác định ngày càng tốt hơn cho một chip nhất định. Mỗi mô tả được kiểm nghiệm và nếu nó không thỏa mãn các chỉ tiêu kỹ thuật thì bước này được lặp lại.

Câu hỏi và bài tập ôn tập chương:


1. Nêu nguyên tắc, ý nghĩa của bước xác định chỉ tiêu kỹ thuật của hệ thống trong quá trình thiết kế hệ thống VLSI.
2. Nêu nguyên tắc, ý nghĩa của bước lựa chọn thiết kế kiến trúc cơ bản cho hệ thống trong quá trình thiết kế hệ thống VLSI.
3. Nêu nguyên tắc, ý nghĩa của bước thiết kế các khối chức năng – hoạt động của hệ thống trong quá trình thiết kế hệ thống VLSI.
4. Nêu nguyên tắc, ý nghĩa của bước thiết kế lô-gic của hệ thống trong quá trình thiết kế hệ thống VLSI.
5. Nêu nguyên tắc, ý nghĩa của bước thiết kế mạch trong quá trình thiết kế hệ thống VLSI.
6. Nêu nguyên tắc, ý nghĩa của bước thiết kế vật lý cho hệ thống trong quá trình thiết kế hệ thống VLSI.
7. Nêu nguyên tắc, ý nghĩa của bước thực hiện sản xuất chip trong quá trình thiết kế hệ thống VLSI.
8. Nêu nguyên tắc, ý nghĩa của các bước đóng gói, kiểm thử, và sửa lỗi trong quá trình thiết kế hệ thống VLSI.
9. Tóm lược các xu hướng công nghệ trong chu trình thiết kế hệ thống VLSI
10. Hiện nay, có những phương pháp đóng gói chip nào? Ưu và nhược điểm của từng phương pháp.

Chương 2 Các kỹ thuật thực hiện và cài đặt ràng buộc trong layout mạch CMOS

2.1 Giới thiệu công nghệ bán dẫn si-líc

Si-líc bản chất là một chất bán dẫn mà trở kháng của nó có giá trị nằm vùng giữa trở kháng của các chất dẫn điện và chất cách điện. Tính dẫn điện của si-líc có thể được gia tăng nhiều lần bằng cách đưa một số nguyên tử tạp chất (dopant) vào lưới tinh thể của si-líc. Các dopant này có thể hoặc tạo ra các điện tử (electron) tự do hoặc các lỗ trống (hole). Các nguyên tử tạp chất sử dụng điện tử được gọi là các chất nhận (acceptor) bởi vì chúng nhận một số điện tử vốn có trong nguyên tử si-líc và tạo ra các khoảng trống hay còn gọi là lỗ trống. Tương tự, các nguyên tử mà nó cung cấp điện tử gọi là các chất cho (donor). Nếu si-líc có chứa chủ yếu các hạt donor được gọi là bán dẫn loại n trong khi chứa chủ yếu các hạt acceptor được gọi là bán dẫn loại p. Khi các bán dẫn loại n và p được ghép với nhau, sự tiếp xúc giữa vùng n và p tạo ra lớp tiếp giáp (junction). Bằng cách xếp đặt các lớp tiếp giáp theo một cấu trúc vật lý nào đó và kết hợp với các cấu trúc vật lý khác, chúng ta có thể tạo ra nhiều loại thiết bị bán dẫn. Trải qua thời gian nhiều năm, quá trình sản xuất và xử lý chất bán dẫn si-líc đã phát triển với nhiều kỹ thuật phức tạp có thể tạo ra các lớp tiếp giáp và nhiều cấu trúc khác có những tính chất đặc biệt.

2.1.1 Quá trình tạo Wafer - Wafer processing



Hình 2.1 Phương pháp Czochralski sản xuất thanh si-líc đơn tinh thể

Vật liệu thô sử dụng trong các nhà máy sản xuất chất bán dẫn hiện đại là tấm wafer hay các đĩa si-líc với đường kính thay đổi từ khoảng 75mm đến 150mm và bề dày nhỏ hơn 1mm. Các tấm Wafer được cắt từ các thỏi si-líc đơn tinh thể. Các thỏi si-líc đơn tinh thể này là kết quả của việc kéo từ phần nấu chảy si-líc đa tinh thể nguyên chất. Phương pháp này gọi là phương pháp Czochralski và đang là một phương pháp phổ biến nhất để sản xuất vật liệu

si-líc đơn tinh thể. Hình 2.1 [2] mô tả quá trình kéo này. Một lượng có điều khiển các tạp chất được thêm vào quá trình nóng chảy để tạo ra tinh thể với các tính chất điện như mong muốn. Định hướng của tinh thể của si-líc được quyết định bởi một tinh thể mẫu (còn gọi là tinh thể hạt nhân) được nhúng vào dung dịch nóng chảy để khởi đầu cho quá trình hình thành cấu trúc đơn tinh thể. Dung dịch nóng chảy được chứa trong một nồi nấu thạch anh được bao bọc bởi một lò nung than. Lò than được đốt bằng cảm ứng từ cao tần và duy trì ở nhiệt độ cao hơn nhiệt độ nóng chảy của si-líc vài độ ($\approx 1425^{\circ}\text{C}$). Không khí phía bên trên lò thường là khí hê-li (He) hoặc a-gôn (Ar)

Sau khi tinh thể mẫu được nhúng vào phần tan chảy, tinh thể mẫu được rút một cách từ từ theo phương thẳng đứng khỏi nồi nấu. Việc rút được thực hiện đồng thời với quá trình quay tròn. Phần tan chảy si-líc đa tinh thể đầu tiên làm chảy phần mũi của thanh tinh thể mẫu và khi nó được kéo lên, quá trình đông kết xảy ra. Khi phần tan chảy đông kết, nó hình thành tinh thể đơn định hướng theo tinh thể của thanh tinh thể mẫu. Quá trình này tiếp tục cho đến khi hết dung dịch tan chảy si-líc đa tinh thể. Đường kính của thanh kéo được quyết định bởi vận tốc kéo thanh mẫu và vận tốc quay thanh khi kéo. Vận tốc hình thành tinh thể đơn thường trong khoảng từ 30 đến 180mm/giờ.


Quá trình cắt thành các tấm wafer thường được thực hiện bằng các lưỡi cắt kim cương. Các tấm wafer thường có độ dày từ 0.25 đến 1.0mm phụ thuộc vào đường kính của nó. Sau khi cắt, ít nhất một mặt của tấm được đánh bóng cho đến khi tạo được mặt phẳng như gương không có vết xước.

2.1.2 Ô-xi hóa – Oxidation

Có rất nhiều cấu trúc và kỹ thuật sản xuất được sử dụng để làm mạch tích hợp dựa trên các tính chất của ô-xit si-líc, SiO_2 . Do vậy việc sản xuất SiO_2 tin cậy rất quan trọng.

Việc ô-xi-hóa si-líc đạt được bằng cách nung các tấm wafer si-líc trong môi trường ô-xi-hóa chẳng hạn khí ô-xi hoặc hơi nước. Có hai phương pháp ô-xi-hóa phổ biến là:

- **Ô-xi-hóa ướt - Wet Oxidation:** Đây là quá trình ô-xi-hóa khi môi trường ô-xi-hóa có chứa hơi nước. Nhiệt độ của lò nung thường được giữ trong khoảng 900°C đến 1000°C . Quá trình ô-xi-hóa ướt là một quá trình xử lý nhanh.
- **Ô-xi-hóa khô - Dry Oxidation:** Quá trình ô-xi-hóa khô là quá trình ô-xi-hóa khi môi trường ô-xi-hóa chứa khí ô-xi nguyên chất. Nhiệt độ lò nung thường được giữ ở mức 1200°C để đạt được tốc độ hình thành hợp lý.



Hình 2.2 Minh họa sự hình thành vùng ô-xít của transistor nMOS

Quá trình ô-xi-hóa là một quá trình tiêu tốn si-líc. Do tinh thể SiO_2 có thể tích xấp xỉ 2 lần thể tích tinh thể si-líc, các lớp SiO_2 hình thành hầu như bằng nhau trong cả hai phương thẳng đứng. Hiệu ứng này có thể quan sát được qua minh họa trong hình 2.2 [2] của một thiết bị CMOS kênh n trong đó SiO_2 (vùng ô-xít) tạo ra phía trên và dưới bề mặt si-líc không bị ô-xi-hóa.

2.1.3 Khuếch tán lựa chọn - Selective diffusion


Để tạo ra các loại si-líc khác nhau, tức là chứa các phần tỷ lệ khác nhau của các tạp chất donor hoặc các acceptor, thì quá trình xử lý thêm nữa cần được thực hiện. Vì các vùng này phải được định vị và xác định kích thước một cách chính xác, một phương pháp để đảm bảo việc này là thực sự cần thiết. Khả năng của lớp SiO_2 hoạt động như một rào chắn đối với quá trình pha tạp các tạp chất là một yếu tố quan trọng trong quá trình này và được gọi là quá trình khuếch tán lựa chọn. Lớp SiO_2 có thể được sử dụng như một mặt nạ mẫu (pattern mask). Các vùng của bề mặt tấm wafer si-líc ở những chỗ không có SiO_2 cho phép các nguyên tử dopant đi qua vào trong wafer và do đó làm thay đổi các tính chất của si-líc. Vùng bề mặt mà ở đó có lớp SiO_2 bao phủ ngăn chặn sự thâm nhập của các nguyên tử dopant. Như vậy, quá trình khuếch tán lựa chọn yêu cầu:

- Tạo các cửa sổ ở trên lớp SiO_2 đã hình thành trên bề mặt wafer.
- Loại bỏ phần SiO_2 (không loại bỏ si-líc) với một kỹ thuật khắc thích hợp.
- Đưa phần si-líc lộ ra đối với nguồn tạp chất.

Quá trình loại bỏ có lựa chọn phần SiO_2 được thực hiện bằng cách bao phủ lên bề mặt lớp SiO_2 một lớp chống a-xít ăn mòn trừ vùng mà cần tạo cửa sổ cho quá trình khuếch tán lựa chọn. Lớp SiO_2 được loại bỏ nhờ kỹ thuật khắc. Chất chống a-xít ăn mòn thường là một vật liệu hữu cơ nhạy sáng gọi là lớp cản quang (PR - photoresist), loại vật liệu mà có thể bị polymerized bởi tia cực tím (UV). Khi tia cực tím xuyên qua một mặt nạ với các mẫu định sẵn, lớp bao phủ bị po-ly-me hóa ở những nơi mà mẫu sẽ xuất hiện. Vùng bao phủ không bị po-ly-me hóa sẽ được loại bỏ nhờ một dung dịch hữu cơ. Quá trình khắc lớp SiO_2 được tiến hành sau đó. Hình 2.3 [2] mô tả chi tiết quá trình này. Trong quá trình thiết lập sử dụng lớp cản quang (PR) kết hợp với việc chiếu tia cực tím, sự khúc xạ xung quanh các cạnh của mẫu mặt nạ và mức độ thẳng (align) bị hạn chế với độ rộng đường cỡ khoảng $1,5\mu\text{m}$ đến $2\mu\text{m}$. Tuy nhiên trong những năm gần đây, công nghệ quang khắc dòng (tia) điện tử (EBL) đã trở thành một lựa chọn cho việc tạo các mẫu và khắc ảnh có thể đạt được các đường có bề rộng có thể nhỏ cỡ $0,5\mu\text{m}$. Điểm mạnh của công nghệ EBL là ở chỗ:

- Các mẫu có thể được tạo trực tiếp từ dữ liệu số.
- Không cần thiết các ảnh cứng trung gian như là các mặt nạ, nói cách khác, quá trình thực hiện có thể thực hiện một cách trực tiếp.
- Các mẫu khác nhau có thể được phân chia trên các khu khác nhau của wafer mà không gặp sự khó khăn nào.
- Sự thay đổi giữa các mẫu có thể được tiến hành một cách nhanh gọn.

Mặc dù vậy, một điểm bất lợi chính khiến cho việc áp dụng công nghệ này vào các dây chuyền sản xuất thương mại là giá thành của thiết bị và thời gian yêu cầu để có thể truy xuất mọi điểm trên wafer.




Hình 2.3 Minh họa đơn giản các bước tại mẫu của lớp SiO₂

2.1.4 Quá trình tạo cổng si-líc - The silicon gate process

Cho đến giờ, chúng ta mới chỉ xem xét đến dạng đơn tinh thể si-líc được sử dụng trong quá trình sản xuất các tấm wafer và ô-xít của nó trong quá trình sản xuất và thực hiện các mạch điện. Tuy nhiên, si-líc cũng có thể được hình thành ở dạng không định hình (không có cấu trúc lưới tinh thể được xếp đặt một cách cẩn thận) và thường được gọi là si-líc đa tinh thể hay polysilicon (đôi khi còn gọi là poly). Dạng này của si-líc thường được sử dụng như là một kết nối giữa các mạch tích hợp si-líc hoặc những cực cửa (gate electrode) trong các transistor MOS. Một điểm quan trọng của việc sử dụng si-líc đa tinh thể như là cực cửa là nó có khả năng đóng vai trò như một mặt nạ thêm vào cho phép xác định một cách chính xác các cực nguồn (source electrode) và cực máng (drain electrode). Điều này cho phép giảm nhỏ nhất sự bao trùm của các vùng cực cửa với cực nguồn và cực cửa với cực máng, và như sẽ được đề cập chi tiết trong phần sau, nó làm tăng cường chất lượng hoạt động của mạch. Si-líc đa tinh thể được hình thành khi si-líc lắng đọng trên SiO₂ hoặc các bề mặt khác. Trong trường hợp với cực cửa của một transistor MOS, si-líc đa tinh thể lắng đọng trên tấm cách điện (cách ly) cực cửa. Do đó si-líc đa tinh thể và các cực nguồn, cực máng thông thường được tạo thêm cùng thời điểm. Các si-líc đa tinh thể không pha tạp (undoped) có tính trở kháng cao. Đặc tính này được sử dụng để tạo ra các điện trở giá trị lớn trong các bộ nhớ tĩnh. Trở kháng cao của si-líc đa tinh thể có thể được giảm nhỏ bằng cách kết hợp nó với một kim loại trơ (refractory metal)

Các bước cần thiết của quá trình tạo cổng si-líc điển hình liên quan đến các quá trình sử dụng mặt nạ quang (photomasking) và quá trình khắc ô-xít (oxide etching), trong đó các

quá trình này có thể được lặp một số lần trong suốt quá trình thực hiện. Hình 2.4 [2] minh họa các bước của quá trình tạo cổng bắt đầu từ tấm wafer đã được khắc mẫu SiO_2 .




Hình 2.4 Các bước thực hiện tạo cổng si-líc cho transistor nMOS

Đầu tiên, tấm wafer được phủ một lớp SiO_2 dày, gọi là vùng (field) ô-xít. Vùng ô-xít được khắc tới lớp si-líc ở nơi mà transistor sẽ được định vị (hình a). Sau đó một lớp mỏng SiO_2 được điều khiển chính xác được hình thành trên bề mặt lớp si-líc tại vùng bị hở. Đây được gọi là ô-xít cực cổng hay vùng ô-xít mỏng hay thinox (hình b). Tiếp đến si-líc đa tinh thể được lắng trên toàn bộ bề mặt wafer và được khắc để tạo thành các kết nối và các cổng của transistor. Hình c minh họa kết quả của cổng si-líc đa tinh thể đã được khắc. Vùng thinox không được bao phủ bởi si-líc đa tinh thể sau đó được khắc đi. Toàn bộ wafer sau đó được đưa vào chịu tác động của nguồn dopant, kết quả là các tiếp giáp khuếch tán được hình thành trên lớp đế và si-líc đa tinh thể được đưa vào với loại dopant cụ thể. Điều này làm giảm trở kháng của si-líc đa tinh thể. Chú ý rằng, các tiếp giáp khuếch tán hình thành các cực máng và cực nguồn của transistor MOS. Các cực này được tạo chỉ trong vùng mà cực si-líc đa tinh thể không che phủ vùng đế bên dưới. Quá trình này thường được gọi là quá trình tự xếp bởi vì cực máng và cực nguồn không mở rộng dưới phần cực cửa. Cuối cùng, toàn bộ cấu trúc lại được bao phủ bởi một lớp SiO_2 và các lỗ liên kết được khắc để tạo tiếp xúc với các lớp bên dưới (hình e). Nhôm hoặc một kim loại nào đó được bốc bay và được khắc để hoàn thành các thành phần kết nối cuối cùng (hình f).

2.2 Công nghệ CMOS

Công nghệ CMOS (Complementary Metal Oxide Silicon) được biết như là một đối thủ dẫn đầu cho việc sản xuất các hệ thống VLSI hiện tại và tương lai. Sở dĩ như vậy là do CMOS cung cấp một công nghệ mạch tích hợp với công suất tĩnh thấp vốn có, từ đó có khả năng cho phép tạo tích công suất-trễ thấp hơn so với các công nghệ nMOS và pMOS. Trong phần này, chúng ta sẽ xem xét tổng quan 4 công nghệ CMOS chủ đạo: quá trình tạo p-well, quá trình tạo n-well, quá trình tạo ống-đôi (twin-tub), và quá trình si-líc trên đế cách điện (cách ly). Trong phần này, chúng ta sẽ sử dụng một số quy ước trong biểu diễn layout và mặt cắt như trong hình vẽ 2.5 [2]




Hình 2.5 Một số quy ước trong biểu diễn layout


2.2.2 Quá trình tạo p-well

Một phương pháp tiếp cận chung cho quá trình sản xuất CMOS p-well là bắt đầu bằng đế (wafer) loại n với nồng độ tạp chất vừa phải, từ đó tạo giếng loại p cho các thiết bị (còn gọi là các transistor) kênh n, và tạo các transistor kênh p trên các đế n nguyên thủy. Mặc dù các bước trong quá trình sản xuất khá phức tạp và phụ thuộc nhiều vào dây chuyền sản xuất, các bước chính trong quá trình được minh họa trong hình 2.6 [2]. Trong minh họa này, các mặt nạ cần thiết cho mỗi bước được trình bày bên cạnh mặt cắt ngang của thiết bị kênh n và kênh p. Cần chú ý rằng, tuy chúng ta đã trình bày quá trình tạo cổng si-líc đa tinh thể, trong những năm 70 các cổng thường được tạo bằng kim loại (chẳng hạn nhôm). Công nghệ này tỏ ra chắc chắn và vẫn còn được sử dụng ở nhiều vùng.

Để ý trong hình 2.6 chúng ta thấy rằng, các mức mặt nạ không được tổ chức theo chức năng thành phần mà chúng phản ánh các bước trong quá trình.

- Mặt nạ đầu tiên định ra giếng p (p-well) (hay còn gọi là ống p - p-tub): transistor kênh n sẽ được hình thành trong giếng này. Vùng ô-xít được khắc bỏ để cho phép sự khuếch tán sâu (hình a).






Hình 2.6 Minh họa quá trình tạo giếng p và mặt nạ tương ứng

- Mặt nạ tiếp theo được gọi là lớp ô-xít mỏng, hay mặt nạ thinox vì nó định ra vùng có lớp ô-xít mỏng cần thiết để thực hiện các cổng của transistor và cho phép thực hiện để tạo ra các khuếch tán loại n hoặc p cho vùng cực nguồn và cực máng của transistor. Vùng ô-xít được khắc đến bề mặt lớp si-líc và sau đó lớp ô-xít mỏng được hình thành tại vùng này (hình b). Các khái niệm khác liên quan đến mặt nạ này bao gồm vùng tích cực (active area), vùng đảo (island), và đỉnh nhô (mesa). Trong công nghệ nMOS, mặt nạ này có thể là mặt nạ cho quá trình khuếch tán.
- Việc xác định cổng si-líc đa tinh thể được hoàn thành. Quá trình này liên quan đến việc bao phủ bề mặt với lớp si-líc đa tinh thể và sau đó khắc theo mẫu được yêu cầu (theo hình c mẫu là một chữ U ngược). Như đã chú ý trong phần trước, các vùng cổng "poly" dẫn đến việc tự sắp xếp các vùng cực nguồn-máng (hình c).
- Một mặt nạ p^+ sau đó được sử dụng để đánh dấu các vùng ô-xít mỏng này (và si-líc đa tinh thể) là các vùng được cấy p^+ . Do đó các khu vực ô-xít mỏng bị hở bởi mặt nạ p^+ sẽ trở thành các vùng khuếch tán p^+ (hình d). Nếu vùng p^+ ở trên đế n thì một transistor kênh p hoặc một dây dẫn loại p được tạo ra. Nếu vùng p^+ ở trên đế loại p, thì một liên kết điện trở (ohmic) với giếng p được tạo ra. Một liên kết điện trở là một mối liên kết chỉ có trở kháng tự nhiên mà không có khả năng lọc (giống như đi-ốt). Nói một cách khác, nó không có bất cứ một tiếp xúc (tiếp xúc p-n) nào. Và dòng điện có thể chạy theo cả hai chiều của liên kết này. Kiểu mặt nạ này đôi khi còn được gọi là mặt nạ chọn vì nó chọn những vùng transistor là vùng loại p.
- Bước tiếp theo thường sử dụng phần bù (complement) của mặt nạ p^+ , mặc dù một mặt nạ khác thường là không cần thiết. Sự thiếu vắng của một vùng p^+ ở phía trên lớp ô-xít

mỏng chỉ ra rằng vùng đó sẽ là vùng khuếch tán n^+ hoặc n-thinox. n-thinox trong giếng p xác định các transistor loại n hoặc các dây dẫn (hình e). Một quá trình khuếch tán n^+ trên đế loại n sẽ cho phép tạo ra liên kết điện trở. Theo sau quá trình này, bề mặt của chip được bao phủ một lớp SiO_2 .

- Các điểm cắt liên kết được xác định sau đó. Quá trình này liên quan đến việc khắc sâu lớp SiO_2 xuống tận bề mặt cần liên kết (hình f). Việc này cho phép kim loại (ở bước tiếp theo) liên kết các vùng khuếch tán hoặc các vùng si-líc đa tinh thể với nhau.
- Việc phủ kim loại lên bề mặt được tiến hành và tiếp sau là việc khắc có lựa chọn (hình g).
- Đến bước cuối cùng (không kèm trong minh họa) tấm wafer được xử lý để chống ăn mòn (passivate) và mở đến những chân đế nối (bond pad) để cho phép thực hiện việc nối dây. Chú ý rằng, việc xử lý chống ăn mòn bảo vệ bề mặt si-líc khỏi bị nhiễm bẩn thâm nhập vào có thể làm thay đổi hoạt động của mạch một cách không mong muốn.


Các bước phụ thêm có thể bao gồm các bước điều chỉnh các mức ngưỡng để thiết lập các mức điện thế ngưỡng cho các thiết bị kênh n và kênh p. Mặt cắt ngang của một quá trình tạo p-well đã hoàn thành được minh họa trong hình 2.7 [2]. Layout tương ứng với các transistor CMOS của mặt cắt ngang được minh họa trong hình b. Và sơ đồ mạch tương ứng (cho một cổng đảo) được minh họa trong hình a. Một mặt cắt có tính biểu diễn hơn là trình bày sơ đồ thực (realistic topology) minh họa trong hình d. Từ hình 2.7 chúng ta thấy rằng để loại n khu trú (accommodate) các thiết bị kênh p, trong khi đó để loại p khu trú các thiết bị kênh n.



Hình 2.7 Layout và mặt cắt ngang của transistor và mạch đảo trong công nghệ p-well

Quá trình khuếch tán giếng p phải được tiến hành với một sự thận trọng cao vì mật độ pha tạp (doping) giếng p và sự xuyên sâu ảnh hưởng đến mức điện thế ngưỡng cũng như có thể phá vỡ các mức điện áp ngưỡng của các thiết bị kênh n. Để có thể đạt được các mức điện áp ngưỡng thấp (cỡ 0,6-1,0V) thì cần phải có hoặc là giếng khuếch tán sâu hoặc trở kháng giếng phải cao (high well resistivity). Các tiếp giáp sâu kéo theo một không gian giữa các transistor n và p lớn hơn vì tính chất một phía của quá trình khuếch tán. Và kết quả là yêu cầu chip có diện tích lớn hơn. Mặt khác, trở kháng cao có thể làm gia tăng các vấn đề chốt (latch-up). Nhằm đạt được mức điện thế ngưỡng hẹp chấp nhận được trong quá trình p-well, mật độ giếng phải cỡ gấp đôi mật độ doping trong đế, và bằng cách đó tạo ra hiệu ứng thân (body effect) cho các thiết bị kênh n có được lớn hơn cho các transistor kênh p. Hơn nữa, do mật độ cao hơn này, các transistor kênh n hứng chịu sự tăng quá mức của dung kháng giữa các cực nguồn/máng với giếng p. Nhìn chung, các transistor kênh n sản xuất từ quá trình này thường kém chất lượng hơn các transistor tương ứng sản xuất trên các đế nguyên thủy (các đế mà không có các giếng). Do đó, các mạch có các transistor kênh n có xu thế hoạt động chậm hơn, chẳng hạn với một quá trình tạo nMOS tải suy kiệt điển hình. Sự suy giảm chất lượng hoạt động của mạch có thể được dự đoán trong một số cấu trúc lô-gíc. Vì điện trở tấm của một giếng p thường cỡ khoảng 1-10kΩ cho mỗi ô vuông (per square), các giếng phải được tiếp đất bằng cách nào đó sao cho giảm thiểu điện thế rơi do dòng thâm nhập trong đế được tập hợp bởi giếng p.

Trong một quá trình tạo giếng p, các đế kiểu n có thể được kết nối với một nguồn cung cấp điện áp dương (V_{DD}) qua các tiếp xúc (contact) được gọi là các tiếp xúc đế V_{DD} , trong khi đó giếng phải được nối với nguồn cung cấp điện áp âm (V_{SS}) qua các tiếp xúc đế V_{SS} . Một đặc tính thú vị của tiếp xúc V_{SS} là các kết nối phía trên cùng của đế được sử dụng. Điều này có thể so sánh với công nghệ nMOS, trong đó các kết nối mặt sau thường được sử dụng. Tiếp xúc mặt sau V_{DD} cũng có thể được sử dụng, tuy nhiên các kết nối mặt trên cùng thường được chọn bởi vì chúng cho phép làm giảm các trở kháng ký sinh, các trở kháng này có thể gây ra hiện tượng latch-up. Các kết nối đế được tạo thành bằng cách đặt các vùng p^+ trong giếng p (các kết nối V_{SS}) hoặc vùng n^+ trong đế loại n (các kết nối V_{DD}) và được minh họa trong hình 2.8 [2].



Hình 2.8 Các tiếp xúc trong quá trình p-well

Trong các quá trình sản xuất hiện nay, si-líc đa tinh thể thường được pha tạp n^+ . Giai đoạn pha tạp p^+ làm giảm sự pha tạp đa tinh thể dẫn đến si-líc đa tinh thể bên trong các vùng p^+ có trở kháng thấp hơn si-líc đa tinh thể bên ngoài vùng. Sự mở rộng suy giảm này có thể ảnh hưởng đến chất lượng liên kết kim loại-si-líc đa tinh thể bên trong vùng p^+ .

Để thỏa mãn yêu cầu tăng mạnh của mật độ đóng gói, cải thiện trong vấn đề latch-up, và sự điều chỉnh mức ngưỡng độc lập, một loạt các biện pháp cải tiến quá trình p-well đã được đưa ra trong những năm gần đây, chẳng hạn như quá trình CMOS p-well suy giảm (retrograde p-well CMOS) được phát triển bởi công ty GE-Intersil, hay quá trình CMOSC được phát triển bởi công ty HP.

2.2.3 Quá trình tạo n-well

Mãi cho đến gần đây, các quá trình p-well đã trở thành một trong các dạng sẵn sàng phổ biến của công nghệ CMOS. Tuy nhiên, một điểm lợi của quá trình n-well là nó có thể được sản xuất trên cùng dây chuyền như đối với công nghệ nMOS truyền thống. Do đó quá trình này thường được tái thích nghi (retrofit) với các quá trình nMOS đã có.

Các bước sản xuất n-well điển hình cũng tương tự như với một quá trình tạo p-well, ngoại trừ một giếng n được sử dụng. Bước tạo mặt nạ đầu tiên xác định các vùng của giếng n. Quá trình này được theo sau bởi một quá trình cấy (implant) phốt-pho liều lượng thấp được

tiến hành trong nhiệt độ cao để tạo thành giếng n. Độ sâu của giếng được tối ưu hóa để đảm bảo chống lại sự phá vỡ của khuếch tán p^+ và để loại p mà không phải thỏa hiệp (compromise) sự chia tách giếng n và n^- . Các bước tiếp theo là định ra các thiết bị và các khuếch tán khác, để hình thành vùng ô-xít, các nút cắt liên kết, và quá trình phủ kim loại. Một mặt nạ n-well được sử dụng để xác định các vùng giếng n, như đối lập với một mặt nạ p-well trong quá trình p-well. Một mặt nạ n^+ có thể được sử dụng để xác định các transistor kênh n và các tiếp xúc V_{DD} . Một cách khác, chúng ta có thể sử dụng một mặt nạ p^+ để định ra các transistor kênh p, vì các mặt nạ thường bù nhau.

Vì có sự khác nhau về độ linh động của các dòng hạt mang điện (charge carrier), quá trình n-well tạo ra các đặc tính kênh p không tối ưu, chẳng hạn như dung kháng tiếp xúc cao và hiệu ứng thân đế cao (trong cùng cách mà quá trình p-well ảnh hưởng lên các transistor kênh n). Tuy nhiên, nhiều thiết kế CMOS mới nổi có số thiết bị kênh n nhiều hơn kênh p, do đó ảnh hưởng tổng thể của chất lượng hoạt động thấp của các transistor kênh p có thể được giảm thiểu bằng các thiết kế một cách cẩn thận. Như vậy, công nghệ n-well mang lại một điểm mạnh rõ rệt, vì các đặc tính thiết bị tối ưu chỉ yêu cầu với các transistor kênh n mà không cần thiết cho các transistor kênh p. Và do đó, các thiết bị kênh n có thể được sử dụng để tạo các thành phần lô-gíc với tốc độ và mật độ cao, trong khi đó các thiết bị kênh p có thể cơ bản đóng vai trò như các thiết bị kéo-lên (pull-up). Các mạch vào ra (I/O) loại n đầy đủ cũng có thể được sử dụng để tận dụng điểm lợi này. Mặc dù có nhiều quá trình CMOS n-well được đưa ra, quá trình xử lý được phát triển bởi trường Đại học California tại Berkeley thường được chọn như một công cụ thích hợp minh họa chi tiết các bước trong quá trình sản xuất. Các bước được diễn đạt trong một ngôn ngữ mô tả đầu vào quá trình (Process Input Description Language). Chẳng hạn một số lệnh của ngôn ngữ có dạng:

```
SUBSTRATE <NAME> (*TYPE=[P,N] IMPURITY=[ ] )
```

Xác định tên lớp đế, loại và mức độ tạp chất.

```
OXIDE <NAME> THICKNESS=[ ]
```

Cụ thể hóa lớp ô-xít và độ dày lớp ô-xít.


Một tệp đầu vào quá trình hoàn chỉnh có phần đầu có dạng

```
1. LEVEL 1
2. SUBS SILICON TYPE=P IMPU=1e13
3. OXIDE OX1 THICK=0.1
...
```

2.2.4 Quá trình tạo ống đôi

Công nghệ CMOS ống đôi (twin-tub, còn gọi là giếng đôi) cung cấp cơ sở cho việc tối ưu hóa sự phân tách của các transistor loại n và loại p và do đó nó cho phép việc tối ưu điện thế ngưỡng, hiệu ứng thân đế, và độ lợi với các thiết bị kênh n và kênh p có thể được thực hiện một cách độc lập. Một cách tổng quát, quá trình xuất phát từ vật liệu hoặc là đế n^+ hoặc là đế p^- với một lớp epitaxi được pha nhẹ nhằm chống lại vấn đề latch-up. Mục tiêu của epitaxy (có nghĩa là được sắp xếp dựa theo) là để hình thành các lớp si-líc có độ tinh khiết cao với độ dày được kiểm soát và nồng độ hạt dopant được xác định một cách chính xác được

phân bố đồng đều khắp các lớp. Các tính chất điện của lớp này được quyết định bởi hạt dopant và mật độ của nó trong si-líc.



Hình 2.9 Các bước trong quá trình CMOS phát triển bởi phòng thí nghiệm Bell


Thứ tự của quá trình, cũng tương tự như với quá trình p-well ngoài quá trình hình thành ống nơi mà cả giếng p và giếng n được sử dụng, yêu cầu các bước sau:

- Tạo ống
- Khắc lớp ô-xít mỏng
- Cấy các cực nguồn và cực máng
- Xác định các nút cắt liên kết
- Phủ lớp kim loại

Hình 2.9 [2] minh họa các bước trong quá trình ống đôi được phát triển bởi phòng thí nghiệm Bell. Vì quá trình này mang lại các giếng được tối ưu hóa một cách riêng biệt, các

transistor kênh n với chất lượng hoạt động tốt hơn (có dung kháng nhỏ hơn, hiệu ứng thân ít hơn) có thể được tạo ra khi được so sánh với quá trình p-well truyền thống. Một cách tương tự, các transistor kênh p có thể được tối ưu. Chú ý rằng việc sử dụng các bước điều chỉnh điện áp ngưỡng cũng được thêm vào quá trình này. Các mặt nạ này được suy ra từ thinox và các mặt nạ n^+ .


Mặt cắt ngang của một cấu trúc ống đôi điển hình được trình bày trong hình 2.10 [2]. Các tiếp xúc (cả hai loại tiếp xúc được yêu cầu) cũng được thêm vào minh họa trên.



Hình 2.10 Mặt cắt quá trình ống đôi và layout tương ứng

2.2.5 Si-líc trên tấm cách điện

Các quá trình tạo si-líc trên tấm cách điện (SOI - silicon on insulator) có một số điểm mạnh tiềm năng so với các công nghệ CMOS truyền thống. Các điểm mạnh bao gồm mật độ cao hơn, không gặp phải vấn đề latch-up, và có dung kháng ký sinh thấp hơn. Trong quá trình SOI, một lớp mỏng của màng si-líc đơn tinh thể được hình thành bằng phương pháp epitaxy trên một tấm cách điện chẳng hạn như sa-phia hoặc hỗn hợp ô-xít nhôm ma-nê (magnesium aluminate spinel). Các mặt nạ và các kỹ thuật doping khác nhau được sử dụng để tạo các thiết bị kênh p hoặc kênh n. Hình 2.11-12 [2] minh họa một số bước trình trong quá trình này. Không giống như các công nghệ CMOS truyền thống, một số bước phụ thêm trong quá trình hình thành giếng không có mặt trong công nghệ này.




Hình 2.11 Chu trình của quá trình SOI (phần 1)

Những bước sử dụng trong các quá trình CMOS SOI gồm:

- Một màng mỏng (7-8 μ m) si-líc loại n với nồng độ tạp chất nhỏ (lightly) được hình thành trên một tấm cách điện. Đá sa-phia là một vật liệu phổ biến dùng làm đế cách điện (hình a).
- Một phép khắc không đồng nhất (anisotropic) được sử dụng để khắc đi si-líc ngoại trừ vùng mà sự khuếch tán (n hoặc p) cần phải thực hiện. Việc khắc phải là không đồng nhất vì độ dày của si-líc lớn hơn rất nhiều các khoảng cách mong muốn giữa các "đảo" (island) si-líc (hình b và c).
- Các đảo p được hình thành tiếp theo bằng cách che (masking) các đảo n với chất phản quang. Một tạp chất (dopant) loại p, chẳng hạn Bo (boron), được cấy vào. Việc cấy này bị chặn ở vùng có chất phản quang nhưng tạo thành các đảo p ở vùng không có mặt nạ. Các đảo p sẽ là nơi hình thành các thiết bị kênh n (hình d).
- Các đảo p tiếp đến được bao phủ bởi một chất phản quang và một tạp chất loại n, chẳng hạn phốt-pho, được cấy để tạo thành các đảo n. Các đảo n là nơi sẽ hình thành các thiết bị kênh p (hình e).
- Một lớp ô-xít cực mỏng (khoảng 500-600 $\text{\AA}$) được hình thành trên toàn bộ cấu trúc si-líc. Quá trình này thường được thực hiện bằng phương pháp ô-xi-hóa nhiệt.

- Một màng mỏng si-líc đa tinh thể được lắng đọng lên trên lớp ô-xít vừa tạo. Thông thường, phốt-pho được thêm vào trong quá trình lắng đọng si-líc đa tinh thể nhằm giảm nhỏ trở kháng của nó (hình f).



Hình 2.12 Chu trình của quá trình SOI (phần 2)


- Phần si-líc đa tinh thể sau đó được tạo mẫu bằng phương pháp tạo mặt nạ quang (photomasking) và được khắc. Quá trình này tạo (define) lớp si-líc đa tinh thể trong cấu trúc (hình g).
- Bước tiếp theo là việc hình thành các cực nguồn và cực máng pha tạp n (n-doped) của các thiết bị kênh n trong các đảo p. Các đảo n được bao phủ bằng một lớp phản quang và một tạp chất loại n, thường là phốt-pho, được cấy vào. Do có lớp phản quang, tạp chất bị chặn không thâm nhập được vào các đảo n. Tại vùng cực cổng của các đảo p, cũng do lớp si-líc đa tinh thể, tạp chất cũng bị chặn không thâm nhập được. Sau bước này, các thiết bị kênh n được hoàn thành (hình h).
- Các thiết bị kênh p được tạo trong bước tiếp theo bằng cách che các đảo p và cấy các tạp chất loại p chẳng hạn như Bo. Lớp si-líc đa tinh thể trên vùng cực cửa của các đảo

n chặn sự thâm nhập của tạp chất. Do đó, chúng ta tạo được các thiết bị kênh p (hình i).

- Một lớp kính phốt-pho hoặc một số chất cách điện khác, chẳng hạn như SiO_2 được lắng trên toàn bộ cấu trúc. Phần kính (glass) sau đó được khắc tại các vị trí nút cắt tiếp điểm. Một lớp kim loại được tạo ra bằng cách làm bốc bay nhôm và lắng đọng trên toàn bộ cấu trúc sau đó khắc chỉ để lại các đường dẫn kim loại mong muốn. Kim loại nhôm sẽ chảy qua các nút cắt tiếp xúc để tạo liên kết với các vùng khuếch tán hoặc các vùng si-líc đa tinh thể.
- Công đoạn cuối cùng là một lớp bảo vệ của lớp kính phốt-pho được lắng đọng và được khắc làm hở các điểm nối dây.

Bởi vì các vùng khuếch tán mở rộng xuống đến đế cách điện, chỉ các vùng tường bên cạnh (sidewall) gần với các khuếch tán cực nguồn và cực cửa tạo ra dung kháng ký sinh tiếp xúc. Do sa-phia là một chất cách điện tốt, các dòng rò giữa transistor và đế và các thiết bị bên cạnh gần như được loại bỏ hoàn toàn.

Để tăng sản lượng sản xuất, một số quá trình sử dụng phương pháp khắc thiên vị (preferential etch) trong đó các cạnh của các đảo được cắt thon. Do đó, các đường chạy (runner) của kim loại nhôm hoặc si-líc đa tinh thể có thể đi vào và đi ra khỏi các đảo với một độ cao bước tối thiểu. Điều này trái ngược với phương pháp khắc không đồng nhất đầy đủ (fully anisotropic etch) trong đó nút cắt dưới (undercut) được đưa về không như minh họa trong hình 2.13 [2]. Trong minh họa, phương pháp khắc đồng nhất (isotropic etch) cũng được trình bày để có một cái nhìn so sánh rõ ràng giữa các phương pháp.



Hình 2.13 Minh họa các phương pháp khắc

Một số điểm mạnh của phương pháp SOI có thể tóm tắt là:


- Vì không cần thiết sử dụng các giếng, các cấu trúc có mật độ dày đặc hơn thân đế si-líc (bulk silicon) có thể dễ dàng đạt được. Hơn nữa các kết nối n đến p có thể được tạo một cách trực tiếp.
- Với kết quả là dung kháng ký sinh thấp, công nghệ này là cơ sở cho việc sản xuất các mạch có tốc độ hoạt động cực nhanh.
- Không gặp phải vấn đề đảo vùng (field-inversion problem).
- Không gặp phải vấn đề latch-up do sự tách biệt của các transistor kênh n và kênh p bởi đế cách điện.
- Vì không sử dụng đế dẫn điện, nên không gặp phải các vấn đề hiệu ứng thân đế.
- Mở rộng giới hạn cho phép của sự phát xạ.

Tuy nhiên, mặt trái của công nghệ này, do sự vắng mặt của các đi-ốt đế, các đầu vào ở một mức độ nào đó gặp khó khăn hơn trong việc bảo vệ. Vì độ lợi của thiết bị thấp, các cấu trúc I/O phải làm lớn hơn. Thêm nữa, các đế sa-phia hoặc các hỗn hợp ô-xít (spinel) dường là khá đắt đỏ so với si-líc chưa kể các công nghệ xử lý hiện nay cũng kém phát triển hơn so với các kỹ thuật xử lý đế si-líc. Chính lý do này khiến công nghệ SOI, mặc dù là công nghệ tiềm năng cho CMOS tốc độ cao nhất, trở thành một công nghệ đắt đỏ nhất.

2.3 Các tính chất của transistor

2.3.1 Cấu trúc của một transistor

Mặt cắt ngang của một transistor MOS kênh n được trình bày trong hình 2.14 [1]. Chúng ta thấy transistor kênh n được "gắn" (embedded) trên một đế loại p. Transistor được tạo thành bằng một cấu trúc đan xen giữa cực cửa kim loại hoặc si-líc đa tinh thể pha tạp, lớp ô-xít cách ly cực cửa và tấm đế bán dẫn. Vùng tại nơi giao cắt ngay dưới lớp ô-xít cách ly cực cửa được gọi là kênh (channel), là nơi mà các hoạt động chính của transistor diễn ra. Kênh kết nối với hai vùng pha tạp n+, các vùng mà tạo thành các cực nguồn và máng của transistor. Bản thân vùng kênh thường được pha thêm tạp chất loại p. Lớp ô-xít si-líc cách ly tại kênh (được gọi là ô-xít cực cổng) rất mỏng so với vùng ô-xít ngoài kênh (được gọi là vùng ô-xít - field oxide). Việc tạo ra lớp ô-xít si-líc mỏng tại vùng kênh là yếu tố quyết định đến sự thành công của hoạt động của transistor.



Hình 2.14 Mặt cắt của một transistor MOS kênh n

Transistor làm việc như một thiết bị được điều khiển bằng điện áp vì điện áp cực cửa-cực nguồn điều chỉnh độ lớn dòng điện chảy trên kênh giữa cực nguồn và cực máng. Khi điện áp cực cửa V_{gs} bằng không, kênh loại p chứa đầy lỗ trống, trong khi các cực nguồn và máng loại n chứa đầy điện tử. Tiếp giáp p-n tại cực nguồn tạo thành một đi-ốt, cũng khi đó tiếp giáp tại cực máng tạo thành một đi-ốt thứ hai hoạt động ngược hướng với đi-ốt tương ứng ở cực nguồn. Kết quả là, không có dòng nào chạy từ cực nguồn sang cực máng.

Khi điện áp V_{gs} tăng lên và lớn hơn không, tình thế bắt đầu thay đổi. Trong khi vùng kênh trước đây chứa chủ yếu các mang điện loại p, bây giờ có thêm một số hạt mang điện loại n. Điện thế dương trên tấm si-líc đa tinh thể làm cho cực cửa thu hút các điện tử. Vì chúng bị chặn bởi tấm ô-xít cực cửa, các điện tử được tập hợp tại phía trên cùng của khu vực kênh dọc theo biên của tấm ô-xít cực cửa. Ở một mức điện áp nhất định gọi là điện áp ngưỡng (V_t), với số lượng điện tử tập trung tại biên của vùng kênh đủ lớn, nó sẽ hình thành một lớp đảo chiều - một lớp các điện tử dày đặc đủ để tạo ra một kênh dẫn dòng giữa cực nguồn và cực máng.

Kích thước của vùng kênh được xác định tương đối theo chiều của dòng điện chạy. Nói một cách cụ thể là chiều dài kênh L được tính dọc theo hướng của dòng điện từ cực nguồn tới cực máng, và bề rộng của kênh W là chiều vuông góc với chiều dòng điện. Độ lớn của dòng điện chạy trên kênh là một hàm của tỷ số W/L . Cũng tương tự như dòng điện, trở kháng thân (bulk) thay đổi theo chiều dài và chiều rộng của kênh: tăng bề rộng kênh làm tăng mật cắt vùng dẫn, trong khi tăng chiều dài kênh làm tăng khoảng cách mà dòng điện cần thiết

phải chạy qua trong kênh. Vì chúng ta có thể ấn định các giá trị của W và L trong khi thiết kế layout của transistor, chúng ta có thể thiết kế một các đơn giản độ lớn của dòng của transistor.

Cần chú ý rằng, các transistor kênh p cũng có cấu trúc tương tự như các transistor kênh n, tuy nhiên các vật liệu sử dụng là đối ngược: tức là thay đổi p và n cho nhau. Transistor kênh p dẫn bằng cách tạo thành vùng đảo của các lỗ trống trong kênh loại n. Do đó, dễ thấy điện áp cực cửa-cực nguồn phải là điện áp âm để cho phép transistor dẫn dòng.

2.3.2 Mô hình transistor đơn giản

Hoạt động của cả transistor kênh n và kênh p có thể được diễn tả bằng hai biểu thức và hai hằng số vật lý, dấu của các hằng số phân biệt loại kênh của transistor. Trước hết chúng ta định nghĩa một số biến được sử dụng trong các công thức.

- V_{gs} : điện áp giữa cực cửa và cực nguồn.
- V_{ds} : điện áp giữ cực máng và cực nguồn (chú ý rằng $V_{ds} = -V_{sd}$).
- I_d : dòng điện chạy giữa cực máng và cực nguồn.

Và các hằng số dùng để xác định độ lớn của dòng cực cửa-cực máng của transistor:

- V_t : điện áp ngưỡng của transistor, điện áp này dương với các transistor kênh n và âm với các transistor kênh p.
- k' : hệ số điện dẫn (transconductance), hằng số này dương cho cả hai loại transistor.
- W/L : tỷ số bề rộng trên chiều dài kênh của transistor.

Các đại lượng V_t và k' được xác định bằng đo lường hoặc trực tiếp hoặc gián tiếp cho một quá trình sản xuất. Tỷ số W/L được xác định trong quá trình thiết kế layout của transistor, tuy nhiên vì nó không thay đổi trong quá trình hoạt động nên nó có thể được coi như một hằng số trong các công thức diễn tả hoạt động của thiết bị.

Các công thức chỉ phối hoạt động của transistor được viết theo thông lệ diễn tả dòng cực máng như là một hàm của các tham số khác. Một mô hình chính xác tương đối cho hoạt động của transistor, được viết gồm các thành phần của dòng cực máng I_d , phân chia hoạt động của transistor thành hai phần: phần tuyến tính và phần bão hòa.

Với một transistor kênh n, chúng ta có:


- Vùng làm việc tuyến tính $V_{ds} < V_{gs} - V_t$:

$$I_d = k' \frac{W}{L} [(V_{gs} - V_t)(V_{ds} - \frac{1}{2}V_{ds}^2)] \quad (2.1)$$

- Vùng làm việc bão hòa $V_{ds} > V_{gs} - V_t$:

$$I_d = \frac{1}{2} k' \frac{W}{L} (V_{gs} - V_t)^2 \quad (2.2)$$

Với transistor kênh p, dòng cực máng âm và thiết bị làm việc khi V_{gs} nhỏ hơn mức điện áp ngưỡng âm của thiết bị. Hình 2.15 [1] vẽ đồ thị dòng I_d của một transistor kênh n trong một số trường hợp điển hình. Mỗi đường là một biểu diễn dòng của transistor khi cho V_{gs} cố định và V_{ds} thay đổi từ 0 đến một điện áp lớn.



Hình 2.15 Đồ thị dòng I_d của transistor kênh n

Hoạt động chuyển mạch của transistor xảy ra bởi vì mật độ của dòng hạt mang điện (carrier) trong kênh phụ thuộc mạnh vào điện áp giữa cực cửa và đế. Khi $|V_{gs}| < |V_t|$, không có đủ hạt mang điện trong lớp đảo để tạo ra một dòng điện đáng kể. Ở trên giá trị điện áp ngưỡng cho đến khi rơi vào vùng bão hòa, số lượng hạt mang điện có quan hệ trực tiếp với điện áp V_{gs} : điện thế đặt lên cực cửa càng lớn thì càng nhiều hạt mang điện được kéo vào vùng đảo và tính dẫn điện của transistor càng tăng.

Mối quan hệ giữa tỷ số W/L và dòng cực nguồn-cực máng khá đơn giản. Khi bề rộng kênh tăng lên, càng nhiều hạt mang điện sẵn sàng cho dẫn dòng điện. Tuy nhiên khi chiều dài kênh tăng lên, tác dụng của điện áp giữa cực máng và cực nguồn bị giảm đi. V_{ds} là nguồn thế năng để đẩy các hạt mang điện từ cực máng đến cực nguồn. Do đó, khi khoảng cách từ cực máng đến cực nguồn tăng lên, thời gian để đẩy các hạt mang điện qua kênh của transistor lâu hơn với một giá trị V_{ds} cố định, từ đó làm giảm dòng chảy hạt mang điện.

Bảng 2.1 liệt kê một số giá trị điển hình của k' và V_t cho quy trình 0,5 μ m.


Bảng 2.1 : Một số tham số điển hình của transistor cho quy trình 0,5 μ m

	k'	V_t
Loại n	$k'_n = 73 \mu A/V^2$	0.7V
Loại p	$k'_p = 21 \mu A/V^2$	-0,8V

2.3.3 Các tham số ký sinh của transistor

Các thiết bị thực thường có các thành phần ký sinh mà không thể tránh khỏi trong cấu trúc của thiết bị. Bản thân transistor có dung kháng cực cửa, C_g . Dung kháng này được hình thành do các lớp (đĩa - plate) si-líc đa tinh thể song song với đế, và đây là thành phần tải có tính dung kháng chủ yếu trong các mạch lô-gíc nhỏ. $C_g = 0,9 fF/\mu m^2$ cho cả hai loại transistor

trong quy trình sản xuất 2 μ m điển hình. Dung kháng cực của toàn bộ của một transistor được tính bằng cách đo lường diện tích của vùng hoạt động (hoặc tích $W \times L$) và sau đó nhân với hệ số dung kháng trên một đơn vị diện tích C_g .



Hình 2.16 Các dung kháng ký sinh trên vùng bao trùm cực của và cực nguồn/cực máng

Tuy nhiên, chúng ta thường lo lắng về các dung kháng do sự bao trùm cực nguồn và cực máng. Trong quá trình sản xuất, các tạp chất trong các vùng cực nguồn và cực máng khuếch tán theo mọi hướng, bao gồm cả vùng phía bên dưới cực cửa như minh họa trong hình 2.16 [1]. Vùng bao trùm cực nguồn và cực máng có xu thế chiếm phần lớn vùng diện tích kênh trong các thiết bị sử dụng công nghệ nhỏ hơn mi-cron. Vì các vùng bao trùm vừa kể là không phụ thuộc vào chiều dài của transistor, người ta thường đưa ra các đơn vị của Fa-ra trên một đơn vị chiều rộng cực cửa. Bằng cách đó, dung kháng phần bao trùm toàn bộ cực nguồn của transistor được tính là:


$$C_{gs} = C_{ol} W \quad (2.3)$$

Ngoài các dung kháng kể trên, chúng ta cũng cần phải quan tâm đến dung kháng vùng bao trùm cực cửa và vùng thân do sự nhô ra bên trên của cực cửa ở trên kênh và ở phía trên của thân khối transistor. Các vùng cực nguồn và cực máng cũng tồn tại dung kháng giữa các cực với lớp đế và một trở kháng khá rất lớn. Trong các mô phỏng mạch các tham số này có thể phải yêu cầu được xác định cụ thể. Cần chú ý rằng, các kỹ thuật đo lường dung kháng ký sinh cực nguồn, cực máng của transistor cũng tương tự phép đo lường dung kháng ký sinh của các dây khuếch tán dài.


2.4 Dây kết nối, via, ký sinh

2.4.1 Giới thiệu chung

Hình 2.17 [1] minh họa mặt cắt ngang của một sơ đồ nối dây và các nút nối thông (via). Các dây dẫn tạo ra từ các quá trình khuếch tán loại n và loại p các vùng trên đế. Các dây dẫn si-líc đa tinh thể và các dây dẫn kim loại được đặt trên tấm đế, chúng được cách điện với đế và với nhau bởi lớp ô-xít si-líc. Các dây dẫn được thêm vào các lớp của chip, xen kẽ giữa các lớp ô-xít si-líc: Một lớp các dây dẫn được thêm vào phía trên của một lớp ô-xít si-líc đã có và sau đó dây chuyển sản xuất phủ lên thêm một lớp ô-xít si-líc nhằm tạo lớp cách điện với các dây dẫn mới của một lớp khác. Các nút nối thông được cắt một cách đơn giản trong lớp cách điện ô-xít si-líc; dòng kim loại đi qua các nút cắt tạo các liên kết với lớp mong muốn phía bên dưới.



Hình 2.17 Mặt cắt ngang của một chip với các dây dẫn và nút nối thông



Hình 2.18 Ảnh chụp mặt cắt ngang của một liên kết với nút nối thông gồm 4 lớp kim loại và một lớp si-líc đa tinh thể

Các dây dẫn và các nút nối thông thường được thực hiện bằng kim loại nhôm. Tuy nhiên, công nghệ gần đây cho phép tạo các liên kết bằng đồng nhờ một lớp bảo vệ đặc biệt có khả năng ngăn dòng phá hủy các vật liệu bán dẫn trong tấm đế.

Các dây dẫn kim loại ngoài nhiệm vụ dẫn tín hiệu, chúng còn có nhiệm vụ cung cấp nguồn cho toàn bộ chip. Các dây dẫn kim loại trên chip thường có khả năng dẫn dòng hạn chế giống như với bất kỳ dây dẫn nào khác. Cần chú ý rằng, các dây dẫn tạo bởi si-líc đa tinh thể và các quá trình khuếch tán cũng gặp phải hạn chế này, tuy nhiên vì chúng thường không được sử dụng để cung cấp nguồn do đó các hạn chế vừa kể không ảnh hưởng trong quá trình thiết kế. Khi dòng điện tử chạy theo tác động của điện áp trên đường dây dẫn, chúng va chạm với các vân (grain) kim loại của dây. Nếu năng lượng va chạm đủ lớn nó có thể làm dịch chuyển vân kim loại đi đáng kể. Đặc biệt dưới tác động của dòng điện lớn, các va chạm của điện tử với các vân kim loại có thể khiến cho kim loại bị dịch chuyển, quá trình này gọi là hiện tượng di trú của kim loại (cũng còn được biết với tên hiện tượng di trú điện tử - electromigration). Người ra dùng đại lượng giá trị trung bình của số lần thất bại (failure) của dây dẫn (MTF - mean time to failure), là số lần thực hiện kiểm tra thử mà 50% số vị trí kiểm tra thất bại, làm đơn vị đánh giá. MTF được xác định là một hàm của mật độ dòng điện:

$$MTF \propto j^{-n} e^{Q/kT} \quad (2.4)$$


Trong đó j là mật độ dòng điện, n là một hằng số có giá trị từ 1 đến 3, Q là năng lượng hoạt động khuếch tán.

Các dây dẫn kim loại có thể dẫn được dòng đến 1,5mA trên mỗi bề rộng dây một micron theo quy định của SC MOS. Nghĩa là một dây dẫn có bề rộng 3μm có thể dẫn được dòng đến 4,5mA.

2.4.2 Các tham số ký sinh của dây dẫn

Các dây dẫn, các nút nối thông và các transistor đều tạo ra các thành phần ký sinh trong mạch. Trong khi cảm kháng ký sinh không phải là vấn đề quan trọng trong công nghệ sản xuất mạch tích hợp hiện nay, thì các dung kháng và trở kháng ký sinh lại có ảnh hưởng rất lớn đến chất lượng hoạt động của mạch. Do đó, hiểu được các tính chất cấu trúc của các thành phần tạo ra các yếu tố ký sinh là cực kỳ quan trọng, cũng như cách để có thể ước lượng các tham số này từ layout của mạch.

Các dung kháng ký sinh dây dẫn khuếch tán là các dung kháng ký sinh do các lớp tiếp giáp p-n tại các biên của vùng khuếch tán với các cấu trúc ống bên dưới hoặc với đế. Các dung kháng này thay đổi theo điện áp giữa hai đầu vùng tiếp xúc, và nó thay đổi trong quá trình hoạt động của mạch. Và chúng ta thường giả thiết chúng có giá trị tương ứng với giá trị trong trường hợp xấu nhất. Để việc đo lường dung kháng ký sinh dây dẫn khuếch tán một cách chính xác, chúng ta cần phải tính toán riêng rẽ cho phần đáy và các phần bên của dây - bởi vì mật độ tạp chất cũng như các tính chất của lớp tiếp xúc thay đổi theo độ sâu. Để đo lường dung kháng ký sinh toàn bộ, chúng ta đo lường vùng diện tích khuếch tán, gọi là dung kháng phía tường đáy, và phần chu vi, gọi là dung kháng phía tường bên (sidewall), như minh họa trong hình 2.19 [1] và tính tổng các kết quả tìm được.



Hình 2.19 Minh họa các dung kháng của vùng khuếch tán

Dung kháng vùng lếp (vùng nghèo - depletion) được tính bởi công thức:

$$C_{j0} = \frac{\epsilon_{si}}{x_d} \quad (2.5)$$

Biểu thức này còn được gọi là dung kháng vùng lếp với phân cực bằng không (zero-bias), nghĩa là giả sử rằng điện áp bằng không và có một sự thay đổi đột ngột mật độ tạp chất từ N_a sang N_d . Vùng lếp với bề rộng x_{d0} được minh họa trong hình 2.19 là vùng màu đen; vùng này chia tách giữa các vùng n^+ và p^+ của tiếp giáp. Bề rộng vùng lếp được tính bởi công thức:

$$x_{d0} = \sqrt{\left(\frac{1}{N_a} + \frac{1}{N_d}\right) \frac{2\epsilon_{si} V_{bi}}{q}} \quad (2.6)$$

Trong đó, điện áp built-in được cho bởi công thức:


$$V_{bi} = \frac{kT}{q} \ln\left(\frac{N_a N_d}{n_i^2}\right) \quad (2.7)$$

Dung kháng lớp tiếp xúc là một hàm của điện áp giữa hai đầu tiếp xúc V_r và được xác định bởi công thức:

$$C_j(V_r) = \frac{C_{j0}}{\sqrt{1 + \frac{V_r}{V_{bi}}}} \quad (2.8)$$

Công thức 2.8 cho thấy dung kháng tiếp giáp giảm khi điện áp phân cực ngược tăng.


Khác với khái niệm dung kháng tiếp xúc vừa được đề cập, như chúng ta đã biết khi có các bản cực song song chúng sẽ tạo thành tụ điện. Do đó, chúng ta cũng phải ước lượng điện tích và chu vi của các lớp tương ứng để ước lượng dung kháng cho các dây dẫn si-líc đa tinh thể và dây dẫn kim loại. Đầu tiên là khái niệm dung kháng đĩa (plate capacitance) trên một đơn vị diện tích được tính toán với giả thiết các đĩa song song vô tận. Trong thực tế, chúng ta phải xem xét đến sự thay đổi điện trường ở các vùng biên của đĩa, và để mô tả khái niệm này người ta đưa ra khái niệm dung kháng rìa (fringe capacitance) trên đơn vị chu vi. Các dung kháng này được minh họa trong hình 2.20 [1]. Các dung kháng có thể được tạo ra từ các tụ tạo thành bởi các dây dẫn. Trong các công nghệ truyền thống, các dung kháng ký sinh có tính quyết định (dominant) là dung kháng tạo bởi các tụ được tạo thành do dây dẫn và đế với lớp ô-xít si-líc là lớp cách điện giữa các đĩa song song tương ứng.



Hình 2.20 Minh họa các dung kháng của vùng khuếch tán


Tuy nhiên, khi số lượng các lớp kim loại tăng lên và dung kháng lớp đế giảm xuống, dung kháng ký sinh sinh ra bởi các tụ ký sinh tạo bởi các dây dẫn dần trở thành quan trọng hơn. Lúc này thì các bề mặt song song của hai lớp khác nhau và của các dây dẫn trong cùng một lớp đều cơ bản là các bản cực tụ gây ra dung kháng. Dung kháng ký sinh giữa hai dây dẫn trên hai lớp khác nhau, chẳng hạn như C_{m1m2} trong minh họa hình 2.21[1], phụ thuộc vào diện tích các dây bao trùm nhau. Trong công nghệ sản xuất $0,5\mu\text{m}$, dung kháng đĩa giữa lớp kim loại một và hai vào khoảng $0,3\text{fF}/\text{cm}^2$ và giữa lớp kim loại một và ba vào khoảng $0,1\text{fF}/\text{cm}^2$.

Khi hai dây dẫn thuộc các lớp khác nhau chạy song song nhau dọc theo một khoảng cách nhất định, với các dây có sự trùng phủ, thì dung kháng giữa các lớp này có thể trở lên rất lớn. Dung kháng giữa các dây dẫn trong cùng một lớp, chẳng hạn như C_{w1w2} minh họa trong hình 2.21, được tạo bởi các cạnh thẳng đứng của các dây dẫn kim loại. Vì các dây dẫn kim loại thường có chiều cao lớn hơn bề rộng của chúng, các thành dựng đứng trở thành các tụ điện ký sinh không thể bỏ qua. Tuy nhiên, dung kháng sinh ra bởi các tụ ký sinh kiểu này phụ thuộc vào khoảng cách giữa các dây dẫn. Các giá trị được đưa ra trong một tiêu chí kỹ thuật của một quá trình sản xuất thường tương ứng với các dây có độ phân tách (separation) tối thiểu. Dung kháng của các tụ ký sinh sinh ra bởi các dây dẫn này giảm theo hệ số $1/x$ khi khoảng cách giữa các dây dẫn tăng. Cũng tương tự, khi các dây dẫn trong cùng một lớp chạy song song với nhau trên một đoạn dài thì dung kháng tạo ra có thể trở lên rất lớn.



Hình 2.21 Minh họa các dung kháng của vùng khuếch tán

Trở kháng dây dẫn cũng có thể được tính toán bằng cách đo lường kích thước của các dây dẫn trong layout. Tuy nhiên chú ý là đơn vị trở kháng lúc này là Ôm trên đơn vị diện tích vuông ($\Omega/\square$), chứ không phải Ôm trên đơn vị μm^2 . Trở kháng của một đơn vị vuông của vật liệu là giống nhau cho một hình vuông với mọi kích thước. Để hiểu rõ, chúng ta xem xét minh họa 2.22 [1]. Giả sử rằng một đơn vị vuông của vật liệu có trở kháng 1Ω . Khi đó, hai đơn vị vuông vật liệu nối song song sẽ có trở kháng là $1/2\Omega$. Nếu nối hai hình chữ nhật như vậy nối tiếp nhau tạo thành một hình vuông kích thước 2×2 thì trở kháng là 1Ω . Như vậy, chúng ta có thể đo lường trở kháng của dây dẫn bằng các đo lường tỷ lệ các cạnh (aspect ratio) của nó.




Hình 2.22 Minh họa các dung kháng của vùng khuếch tán

2.4.3 Hiệu ứng bề mặt trên các kết nối đồng

Các vật liệu dẫn điện trở kháng thấp như kim loại đồng không chỉ biểu hiện tính cảm kháng, mà chúng còn có một mối quan hệ trở kháng phức tạp do một hiện tượng gọi là hiệu ứng bề mặt (skin effect) tạo ra. Hiệu ứng bề mặt làm cho trở kháng của dây dẫn đồng tăng lên (trong khi cảm kháng giảm) ở các tần số cao.

Chúng ta biết rằng, một vật dẫn lý tưởng sẽ truyền dẫn dòng điện chỉ trên bề mặt của chúng. Dòng trên bề mặt là một hiệu ứng biên (a boundary effect) - bất cứ dòng nào bên trong dây dẫn sẽ tạo ra một lực điện trường gây ra một dòng nghịch làm suy giảm dòng. Dây dẫn đồng sử dụng trong các mạch tích hợp là một vật dẫn không lý tưởng, khi làm việc ở tần số thấp, lực điện trường đủ nhỏ và trở kháng đủ lớn làm cho dòng được dẫn trên toàn bộ mặt cắt của dây dẫn. Tuy nhiên khi tần số tín hiệu tăng lên, lực điện trường tăng lên. Như minh họa trong hình 2.23 [1], với một dây dẫn tách biệt, dòng chạy qua một dây dẫn có xu hướng di trú ra phía cạnh ngoài khi tần số tăng lên, với dây dẫn đặt gần đất (dây đất - ground) thì các dòng qua dây dẫn và dây đất có xu hướng tiến về gần nhau.



Hình 2.23 Minh họa các dung kháng của vùng khuếch tán

Hiệu ứng bề mặt là nguyên nhân làm cho trở kháng dây dẫn tăng lên theo tần số. Độ sâu bề mặt (skin depth) δ là độ sâu mà ở đó dòng điện dẫn bị giảm xuống còn $1/e=37\%$ dòng điện bề mặt và được tính theo công thức:

$$\delta = \frac{1}{\sqrt{\pi f \mu \sigma}} \quad (2.9)$$

Trong đó, f là tần số tín hiệu, μ là hệ số từ thẩm, σ là độ điện dẫn của dây. Công thức cho thấy, độ sâu bề mặt giảm theo căn bậc hai của tần số tín hiệu. Cheng và cộng sự của ông đã tìm ra một ước lượng của độ trễ trên một đơn vị chiều dài của một dây dẫn chịu đựng hiệu ứng bề mặt. Các giá trị trở kháng ước lượng ở tần số thấp và cao được cho bởi:

$$R_{dc} = \frac{1}{\sigma w t} \quad (2.10)$$

$$R_{hf} = \frac{1}{2\sigma\delta(w+t)} \quad (2.11)$$

Trong đó, w và t lần lượt là bề rộng và độ cao của dây dẫn. Công thức cho thấy, hiệu ứng bề mặt làm cho trở kháng ở tần số cao R_{hf} phụ thuộc vào tần số. Trở kháng trên một đơn vị độ dài có thể được ước lượng theo công thức:

$$R_{ac} = \sqrt{R_{dc}^2 + (kR_{hf})^2} \quad (2.12)$$

k là một trọng số thường có giá trị bằng 1,2.

Hiệu ứng bề mặt trở thành một yếu tố không thể bỏ qua trong các mạch tích hợp làm việc ở tần số GHz. Điều mà nhiều bộ vi xử lý đã đạt được ở tần số này và một số chip sẽ đạt được trong một tương lai gần.

2.5 Các ràng buộc trong thiết kế layout

Các ràng buộc trong thiết kế layout, còn được gọi là các luật thiết kế [2], có thể được xem xét như một quy ước mô tả trước cho việc chuẩn bị các mặt nạ quang khắc sử dụng trong quá trình sản xuất các mạch tích hợp. Các luật này cung cấp một mối liên hệ thông tin cần thiết giữa người thiết kế mạch và kỹ sư thực hiện các quá trình trong giai đoạn sản xuất. Mục đích chính của các luật trong thiết kế layout là nhằm đạt được mạch với sản lượng (yield) tối ưu trong một vùng diện tích hình học nhỏ nhất có thể mà không phải đánh đổi bằng độ tin cậy của mạch.

Thông thường, các ràng buộc thiết kế biểu diễn một sự thỏa hiệp có thể tốt nhất giữa chất lượng hoạt động của mạch và sản lượng. Các ràng buộc càng nghiêm ngặt (vừa phải - conservative) thì khả năng các mạch hoạt động (function) càng chắc chắn. Tuy nhiên, nếu các ràng buộc càng khắt khe, thì khả năng lớn hơn là chất lượng hoạt động của mạch được nâng cao. Cần chú ý rằng, việc nâng cao chất lượng có thể phải đánh đổi bằng việc giảm sản lượng.

Các ràng buộc thiết kế cụ thể hóa cho các nhà thiết kế những giới hạn hình học nhất định nào đó trong layout sao cho các mẫu trên các tấm wafer được xử lý sẽ được bảo toàn về dạng hình học và topology của các thiết kế. Điều quan trọng cần chú ý rằng các ràng buộc thiết kế không đưa ra một ranh giới rõ rệt nào (hard boundary) giữa việc sản xuất đúng và không đúng. Chúng chỉ biểu diễn một mức cho phép (tolerance) để đảm bảo với một xác suất cao nhất rằng quá trình sản xuất và các thao tác trong chuỗi con là đúng. Chẳng hạn, đôi khi chúng ta có thể bắt gặp một số thiết kế layout vi phạm luật thiết kế nhưng mạch vẫn hoạt động một cách đúng đắn, hoặc ngược lại, một số thiết kế layout đảm bảo tuân thủ các điều kiện ràng buộc thiết kế nhưng vẫn không hoạt động đúng. Mặc dù vậy, bất cứ một sự vượt xa quá đáng hoặc thường xuyên vượt qua các ràng buộc thiết kế sẽ làm tổn hại nghiêm trọng đến sự thành công của thiết kế.

Hai tập của các ràng buộc thiết kế bắt buộc trong một quá trình liên quan đến độ rộng các đường và việc đảm bảo giữa các lớp. Nếu bề rộng các đường được thiết kế quá nhỏ thì có thể dẫn đến khả năng các đường sẽ bị đứt quãng. Mặt khác, nếu các dây dẫn được đặt quá gần nhau thì cũng có thể dẫn đến khả năng các đường đó bị hợp lại thành một, nói cách khác ngắn mạch của thể xảy ra giữa hai dây nối độc lập. Ngoài ra, khoảng cách giữa các lớp độc lập cũng có thể bị ảnh hưởng bởi topology phẳng đứng của một quá trình.

Các ràng buộc thiết kế về cơ bản giải quyết hai vấn đề: 1) tính tái sản xuất hình học của các đặc trưng mà có thể được tái sử dụng trong quá trình dùng mặt nạ và khắc bản, và 2) các tương tác giữa các lớp khác nhau.

Có một số phương pháp sử dụng trong việc mô tả các ràng buộc thiết kế. Chúng bao gồm cả một số luật "mi-crôn" được phát biểu ở mức phân giải (resolution) vài mi-crôn, luật

al-pha (α), luật bê-ta (β) và luật dựa trên lam-đa (λ). Các luật thiết kế mi-crôn thường được cho như một danh sách các kích thước đặc trưng tối thiểu và các khoảng cách cho tất cả các mặt nạ được yêu cầu trong một quá trình sản xuất nào đó. Chẳng hạn, bề rộng lớp thinox tối thiểu có thể được cụ thể hóa là $4\mu\text{m}$. Đây là kiểu thông thường cho sản xuất công nghiệp. Trong các luật α và β kích thước đặc trưng cơ bản được xác định là hàm của α , và kích thước lưới tối thiểu cần thiết được mô tả bằng các hàm của β . Các hệ số α và β có thể có mối liên hệ thông qua một hệ số không đổi. Các luật thiết kế dựa trên lam-đa được phổ biến bởi Mead và Conway và chỉ dựa trên một tham số λ duy nhất. Tham số λ đặc trưng cho đặc trưng tuyến tính - độ phân giải của quá trình thực hiện wafer hoàn chỉnh - và cho phép việc tỷ lệ bậc một (mặc dù hiếm khi được sử dụng).

Một phát triển của một số luật λ dựa trên một tập mô tả của các luật mi-crôn được cho trong bảng 2.2.

Bảng 2.2: Mở rộng của các luật dựa trên λ từ luật μ

Mặt nạ	Đặc tính	Các kích thước	
		Luật μ	Luật λ
Thinox	Bề rộng tối thiểu	$4\mu\text{m}$	2λ
	Khoảng cách tối thiểu	$4\mu\text{m}$	2λ
	Khoảng cách giữa lớp p và n tối thiểu	$8\mu\text{m}$	4λ
Polysilicon	Bề rộng tối thiểu	$3,75\mu\text{m}$	2λ
	Khoảng cách tối thiểu	$3,75\mu\text{m}$	2λ
	Bề rộng lớp poly cực cửa (p) min	$4,5\mu\text{m}$	3λ
	Bề rộng lớp poly cực cửa (n) min	$4,0\mu\text{m}$	2λ
	Độ mở rộng lớp poly cực cửa min	$3,5\mu\text{m}$	2λ
Lớp nhôm	Bề rộng	$4,5\mu\text{m}$	3λ
	Khoảng cách tối thiểu	$4,5\mu\text{m}$	3λ

Cần chú ý rằng sự suy giảm chất lượng hoạt động cũng như sự tăng diện tích vùng si-líc có thể khiến cho các phương pháp không phù hợp với các mạch thương mại hay thậm chí là các mạch dùng thí nghiệm. Trong phần này, chúng ta chỉ sử dụng các luật λ để minh họa các nguyên tắc thiết kế mà thường hoàn toàn ẩn với người thiết kế.

2.5.1 Các biểu diễn lớp

Các tiến bộ trong các quá trình CMOS thường là phức tạp và ở một mức độ nào đó ngăn cản sự hình dung (visualization) của tất cả các lớp mặt nạ được sử dụng trong quá trình sản xuất thực tế. Tuy vậy quá trình thiết kế có thể được trừu tượng hóa tới một số có thể quản lý được các mức layout khái niệm biểu diễn các đặc trưng vật lý mà chúng ta có thể quan sát được trên các tấm wafer si-líc cuối cùng. Ở một mức khái niệm đủ cao, tất cả các quá trình CMOS sử dụng các đặc trưng sau:

- Hai lớp đế khác nhau.
- Các vùng có tạp chất của cả transistor loại n và p tạo thành vật liệu.
- Các bản cực cửa transistor.

- Các đường kết nối.
- Các liên kết giữa các lớp.

Các lớp cho các quá trình CMOS điển hình được biểu diễn trong các hình dạng khác nhau ở dạng:

- Một sơ đồ màu được đề xuất bởi JPL (Jet Propulsion Laboratory).
- Một sơ đồ màu được cải tiến để phân biệt giữa các cấu trúc nMOS và CMOS.
- Các mẫu khắc sơn.
- Các kiểu đường.
- Hoặc là một hỗn hợp của các dạng trên.

Bảng 2.3 và 2.4 trình bày một số trong các biểu diễn vừa kể.

Bảng 2.3: Biểu diễn lớp JPL cho quá trình CMOS p-well

Lớp	JPL		
	Màu	Ký hiệu	Ghi chú
p-well	Nâu	-	Màu nâu bên trong là giếng p, bên ngoài là đế loại n
Ô-xít mỏng	Xanh lá cây	Transistor n	Lớp thinox không bao phủ biên giếng
Poly	Đỏ	Si-lic đa tinh thể	Thường là n+
p+	Vàng	Transistor p	Bên trong là p+
Kim loại 1	Xanh da trời nhạt	Kim loại 1	-
Kim loại 2	Xanh da trời đậm	Kim loại 2	-
Nút cắt kết nối	Đen	Kết nối	-

Khi sơ đồ được sử dụng, một ký hiệu sẽ được sử dụng để chỉ các phân chia lớp. Ở mức mặt lạ, một số lớp có thể được bỏ qua để nhằm mục đích biểu diễn rõ ràng. Ở mức ký hiệu, chỉ các transistor loại n và p được trình bày. Điều này có thể được xem như việc dịch sang một tập thích hợp các mặt nạ cho bất cứ quá trình nào được xem xét.

Để thuận tiện, các tên lớp CIF (Caltech Intermediate Form) như được sử dụng bởi JPL cho CMOS thân (bulk) được trình bày trong bảng 2.4.

Bảng 2.4: Biểu diễn các lớp kế tiếp cho quá trình CMOS p-well

Lớp	Màu xen kẽ	Mã CIF
p-well	Nâu	CW
Ô-xít mỏng	Đỏ	CD
Poly	Xanh lá cây	CP
p+	Đỏ tía	CS
Kim loại 1	Vàng sậm	CM
Kim loại 2	Xanh da trời đậm	CN
Kết nối	Đen	CC

Phiên bản 2.0 của CIF sử dụng bốn ký tự (số và chữ cái). Tuy nhiên tóm lại chữ cái đầu tiên được sử dụng để đặc tả lớp quá trình, chẳng hạn chữ cái "C" cho các quá trình CMOS bulk. Theo sau là chữ cái thứ hai để xác định loại lớp.


2.5.2 Các ràng buộc dựa trên lambda cho quá trình p-well

Các ràng buộc này được xác định bởi các thành phần của:

- Các kích thước đặc trưng.
- Sự phân tách và bao trùm giữa các yếu tố

Có một số vấn đề chúng ta cần thảo luận kỹ bao gồm:

1. Các luật về sự phân tách và khoảng cách tốt. p-well thường là một sự khuếch tán sâu, và do đó các kích thước bên ngoài cần thiết phải cung cấp đủ độ rõ nét giữa các cạnh của p-well và các vùng khuếch tán p^+ lân cận. Trong các quá trình hiện nay, 5λ là kích thước đủ để đảm bảo rằng các cạnh của giếng p không bị ngắn mạch với các vùng khuếch tán p^+ trên đế loại n. Sự rõ ràng phía bên trong được xác định bởi sự chuyển tiếp (transition) của vùng ô-xít qua vùng biên của giếng như minh họa trong hình 2.24 [2]. Mặc dù một số quá trình cho phép độ rõ nét phía bên trong bằng không, tuy nhiên với các luật 3λ các vấn đề chẳng hạn như các hiệu ứng mở chìm có thể xuất hiện. Một điểm nữa cũng cần phải lưu ý là để tránh các ngắn mạch, lớp thinox không được phép bao trùm vùng biên của giếng. Vì trở kháng tâm của giếng p có thể lên đến vài $k\Omega$ trên một đơn vị vuông, nên cần thiết phải tiếp đất tốt cho giếng. Bằng cách này sẽ ngăn chặn sự tụt giảm điện áp một cách quá mức do dòng rò để. Như vậy, luật thiết kế để thực hiện việc tiếp đất giếng p sẽ phải đặt các liên kết để bất cứ nơi nào khi không gian có thể và phù hợp với các luật thiết kế đã đưa ra.




Hình 2.24 Ảnh hưởng của sự khuếch tán một phía của giếng p

2. Các ràng buộc transistor. Khi lớp si-líc đa tinh thể vượt qua lớp thinox, các vùng khuếch tán cực nguồn và cực máng được che bởi vùng si-líc đa tinh thể này. Do vậy, các cực nguồn, cực máng và kênh sẽ tự sắp xếp đối với cực cửa. Điều quan trọng là lớp si-líc đa tinh thể phải bao trùm hoàn toàn lớp thinox, nếu không transistor được tạo ra sẽ bị ngắn mạch bởi đường khuếch tán giữa cực nguồn và cực máng. Để đảm bảo điều kiện này, một lớp si-líc đa tinh thể $1,5-2\lambda$ cần phủ trên các cạnh của vùng khuếch tán. Đây chính là hiện tượng cực cổng mở rộng (gate extension). Lớp ô-xít mỏng phải mở rộng bên trên lớp si-líc đa tinh thể cực cửa sao cho các vùng khuếch tán tồn tại và

mang dòng hạt tích điện vào và ra khỏi kênh. Một mở rộng 2λ của lớp thinox cần để bảo vệ các vùng cực nguồn và cực máng. Các vùng si-líc đa tinh thể và thinox mà không chủ đích kết hợp để tạo thành một transistor thì phải được phân tách khoảng $0,5-1\lambda$. Luật cho sự rõ nét và bao trùm của lớp p^+ và lớp thinox là 2λ . Hình 2.25 [2] minh họa trường hợp của cả hai loại transistor có một vùng thinox (khuếch tán) và một vùng si-líc đa tinh thể. Một thiết bị loại n có một vùng giếng p bao quanh, trong khi đó một thiết bị loại p có một vùng p^+ bao quanh. Các vùng ô-xít mỏng không bao trùm bởi lớp p^+ là n^+ và do đó là các thiết bị loại n hoặc các dây dẫn (bên trong giếng p). Như vậy, một transistor là một thiết bị kênh p nếu nó ở bên trong một vùng p^+ ; ngược lại nó là một thiết bị kênh n. Từ thảo luận trên, chúng ta thấy rằng có hai kiểu cấy ghép/khuếch tán được sử dụng để tạo thành các transistor loại p và loại n. Điều quan trọng cần chú ý là khuếch tán p^+ được tạo ra bằng phép "và lô-gíc" của lớp thinox và các mặt nạ p^+ , trong khi đó khuếch tán n^+ được tạo ra bằng phép "và lô-gíc" của lớp thinox và phép "đảo lô-gíc" của mặt nạ p^+ (NOT p^+ mask)

3. Các kết nối. Có một số kết nối sẵn có:


- Kết nối lớp kim loại và lớp thinox loại p (khuếch tán p).
- Kết nối lớp kim loại và lớp thinox loại n (khuếch tán n).
- Kết nối lớp kim loại và lớp si-líc đa tinh thể.
- Kết nối V_{DD} và V_{SS} (các kết nối với đế).
- Kết nối chia tách (các kết nối với đế).




Hình 2.25 Vị trí của các cạnh cực cổng và lớp p^+

Phụ thuộc vào quá trình, có thể cho phép thực hiện các kết nối khác chẳng hạn như các kết nối "chìm" (buried) giữa lớp thinox và lớp si-líc đa tinh thể. Đôi khi, kiểu kết nối này


chỉ được phép đối với duy nhất một loại của lớp thinox. Vì để được chia thành các vùng giếng, mỗi giếng tách biệt phải được nối với điện áp cung cấp thích hợp, nghĩa là giếng p phải được nối với điện áp V_{SS} và để giếng n phải được nối với điện áp V_{DD} . Điều này có thể đạt được bằng cách sử dụng các kết nối để. Một điều cần chú ý là mọi thiết bị loại n phải được bao quanh bởi một giếng p và giếng p đó phải được nối với điện áp V_{SS} thông qua một kết nối V_{SS} . Hơn nữa, mỗi thiết bị loại p phải có truy xuất (access) đến một kết nối V_{DD} . Kết nối chia tách hoặc hợp tương đương với hai kết nối kim loại khuếch tán riêng rẽ được giữ với nhau bằng kim loại. Cấu trúc này được sử dụng để nối các cực nguồn của transistor với hoạt là để hoặc là giếng p. Để đảm bảo biên vùng pha tạp p^+/n^+ nằm trong khoảng 1λ tính từ tâm của nút cắt nối thì phải áp dụng luật $4-6\lambda$ cho độ dài các nút cắt nếu một nút cắt là một nút cắt kéo dài. Điều này được minh họa trong hình 2.26 - 2.28 [2] cho các kết nối hợp V_{SS} . Do các yêu cầu khi quá trình công nghệ được thay đổi tỷ lệ, cấu trúc kết nối chia tách được sử dụng cho kết nối hợp V_{DD} trong minh họa 2.26 - 2.28 thường được sử dụng nhiều hơn. Bằng cách này, kết quả là có thể tạo được tất cả các nút cắt kết nối tương đối giống nhau cho toàn bộ bản thiết kế, và như thế sẽ có nhiều thuận lợi trong quá trình sản xuất. Các kết nối có tính lợc cũng có thể được tạo ra từ kết quả của việc bỏ quên nút cắt kết nối. Điều này có thể sẽ là một tai họa (fatal) cho sản phẩm mặc dù trong thực tế, một số mạch vẫn có thể làm việc.






Hình 2.26 Minh họa sự gộp của các kết nối

4. Ràng buộc đối với pha tạp si-líc đa tinh thể. Trong một số quá trình CMOS p-well hiện nay, lớp si-líc đa tinh thể thường được pha tạp p^+ . Điều này có nghĩa là bước pha tạp p^+ ở một mức độ nào đó làm giảm nồng độ tạp loại n^+ trong lớp si-líc đa tinh thể. Do đó có một sự gia tăng trở kháng tâm của lớp si-líc đa tinh thể, điều mà thường bắt gặp trong các vùng. Nếu đây là một vấn đề thì luật để thực hiện sẽ phải đặt các dây dẫn si-líc đa tinh thể (càng nhiều càng tốt) ra ngoài vùng p^+ .
5. Ràng buộc với lớp p^+ và các cạnh cực cổng. Luật 2λ cho việc phân tách giữa các cạnh cực cổng và lớp p^+ tạo cơ sở cho việc thay đổi nồng độ pha tạp và cho phép sự tạo thành của các đi-ốt một chiều như minh họa trong hình 2.25 [2]. Như một luật tổng quát trong quá trình sản xuất, sự chuyển đổi từ vùng tạp chất n^+ sang vùng p^+ không được điều khiển. Do đó, các định hướng lớp tiếp xúc khác nhau có các điện áp đánh thủng khác nhau có thể dự đoán trong các quá trình khác nhau.



Hình 2.27 Minh họa sự gộp của các kết nối (tiếp)

6. Ràng buộc về các vành bảo vệ. Các vành bảo vệ là các vùng khuếch tán p^+ trong đế loại n và vùng khuếch tán n^+ trong giếng p được sử dụng để thu thập dòng các hạt mang điện thiểu số. Nếu chúng được thực hiện trong một đế thì các vành bảo vệ p^+ phải được nối với V_{SS} , trong khi đó các vành bảo vệ n^+ phải được nối với V_{DD} . Một khuếch tán n^+ với vành bảo vệ p^+ được minh họa trong hình 2.29 (hình a) [2], và một khuếch tán p^+ với vành bảo vệ n^+ được minh họa trong hình 2.29 (hình b) [2]. Một layout điển hình cho một cổng lô-gíc NAND hai đầu vào sử dụng các luật thiết kế dựa trên λ được minh họa trong hình 2.30 [2].



Mặt nạ 5: Kết nối

E1. Vùng diện tích kết nối tối thiểu $2\lambda \times 2\lambda$

E2. Khoảng cách kết nối tối thiểu 2λ

E3. Vùng bao trùm tối thiểu của lớp Silic đa tinh thể hoặc lớp oxit mỏng phía trên kết nối cực

E4. Khoảng cách tối thiểu đến cổng Silic đa tinh thể 2λ

E5. Kết nối cực nguồn/ máng n^+


E6. Kết nối cực nguồn/ máng p^+



E7. Kết nối V_{SS}

E8. Kết nối V_{DD}


E9. Kết nối chia (hộp) V_{SS} (được trình bày theo chiều dài kết nối)


E10. Kết nối chia V_{DD} (được trình bày dạng các kết nối $2\lambda \times 2\lambda$)






Hình 2.28 Minh họa sự gộp của các kết nối (tiếp)







Hình 2.29 Thực hiện các vành bảo vệ n^+ và p^+



Hình 2.30 Mạch NAND 2 đầu vào sử dụng luật lambda cho CMOS p-well

2.5.3 Các luật dựa trên λ cho quá trình Si-líc trên tấm cách ly

Bảng 2.5 [2] và hình 2.31 [2] minh họa một tập các luật λ cho quá trình si-líc trên tấm cách ly (SOI) CMOS. Điểm thú vị về tập các luật này là ngoài luật về khoảng cách giữa các thiết bị loại n và thiết bị loại p, các luật pha tạp (implant), các luật về khoảng cách giữa các lớp kim loại, và các luật kết nối, thì 2λ là giá trị duy nhất cần phải nhớ (tuy nhiên ai cần phải nhớ các luật thiết kế?). Luật khoảng cách 2λ giữa các cạnh của đảo và lớp si-líc đa tinh thể không liên quan được sử dụng để đảm bảo tránh sự ngắn mạch giữa lớp si-líc đa tinh thể và các cạnh của đảo. Sự ngắn mạch có thể xảy ra do sự bao phủ của một lớp ô-xít mỏng hoặc lớp ô-xít lỗi lên trên các đảo.



Hình 2.31 Luật dựa trên λ cho SOI

Bảng 2.5: Bảng luật dựa trên lambda cho SOI

Mặt nạ	Đặc trưng	Kích thước
Đảo (island)	Bề rộng tối thiểu	2λ
	Khoảng cách thiết bị p đến thiết bị n	2λ
	Khoảng cách thiết bị n đến thiết bị n	3λ
	Khoảng cách thiết bị p đến thiết bị p	3λ
Cây ghép	Bao trùm cây ghép/đảo	λ
	Khoảng cách cây ghép/đảo	λ
Poly	Bề rộng tối thiểu	2λ
	Khoảng cách poly-poly tối thiểu	2λ
	Khoảng cách poly-island tối thiểu	2λ
	Khoảng cách poly đến cạnh đảo tối thiểu	2λ
	Sự mở rộng poly trên đảo tối thiểu	2λ
Tiếp xúc	Khoảng cách trên cạnh poly	λ
	Khoảng cách trên cạnh đảo	λ
	Khoảng cách từ cạnh đảo	λ
	Khoảng cách từ các đặc trưng không tiếp xúc	2λ
	Bề rộng tiếp xúc trên đảo	2λ
	Bề rộng tiếp xúc trên poly	2λ
Kim loại	Bề rộng tối thiểu	3λ
	Khoảng cách tối thiểu	2λ
	Kim loại bao trùm tiếp xúc tối thiểu	λ

2.5.4 Các luật thiết kế lớp kim loại đôi

Bảng 2.6 [2] và 2.7 [2] trình bày một số luật điển hình liên quan đến lớp kim loại thứ hai với lớp kim loại thứ nhất cho một quá trình hai lớp kim loại điển hình. Sự tăng bề rộng và khoảng cách phân tách của lớp kim loại thứ hai đảm bảo chống lại sự làm gãy các đường dẫn hoặc làm ngắn mạch giữa các dây dẫn sát nhau do topology thẳng đứng.

Bảng 2.6: Các luật kim loại đôi

Lớp	Bề rộng	Khoảng cách
Kim loại 1	$3\mu\text{m}$ (2λ)	$4\mu\text{m}$ (3λ)
Kim loại 2	$5\mu\text{m}$ (4λ)	$5\mu\text{m}$ (4λ)
Via	$3\mu\text{m} \times 3\mu\text{m}$ ($2\lambda \times 2\lambda$)	$3\mu\text{m}$ (2λ)
Nút cắt	$3\mu\text{m} \times 3\mu\text{m}$ ($2\lambda \times 2\lambda$)	$3\mu\text{m}$ (2λ)
Khoảng cách nút cắt-via	-	$3\mu\text{m}$ (2λ)

2.5.5 Tổng kết các ràng buộc thiết kế

Trong các thiết kế mang tính thương mại, các luật λ thường khó mà đủ để miêu tả các mạch có chất lượng cao. Do đó một số luật bổ sung có thể được đưa vào trong một số quá trình chẳng hạn như:

- Sự mở rộng của lớp si-líc đa tinh thể theo hướng mà các dây dẫn kim loại đi ra khỏi một kết nối.
- Sự khác biệt giữa độ dài cực cổng của transistor loại n và loại p.

- Sự khác biệt về độ mở rộng của lớp si-líc đa tinh thể cực cổng phụ thuộc vào độ dài của thiết bị hoặc vào sự hình thành (construction) thiết bị.

Bảng 2.7: Xây dựng các lớp kim loại và via

Lớp	Kích thước
Kim loại 1	$5\mu\text{m} \times 5\mu\text{m}$ ($4\lambda \times 4\lambda$)
Via	$3\mu\text{m} \times 3\mu\text{m}$ ($2\lambda \times 2\lambda$)
Kim loại 2	$7\mu\text{m} \times 7\mu\text{m}$ ($5\lambda \times 5\lambda$)

2.6 Thông số hóa quy trình

Khi các công cụ tự động trở lên phổ biến, sự cần thiết về việc hiểu biết chi tiết các luật thiết kế đối với các nhà thiết kế không còn quá quan trọng. Tuy nhiên, các công cụ thiết kế phải có một dạng thức mà trong đó các luật thiết kế cho một quá trình phải được trình bày rõ ràng. Nếu các luật cần để thông tin giữa các công cụ, thì một dạng thức dữ liệu phải được thiết kế để có thể cung cấp cho một giao tiếp thích hợp. Trong phần này, chúng ta sẽ xem xét một số trong các ý tưởng này. Ý tưởng chính là xác định các cấu trúc quan tâm và trình bày các thuật toán mà có thể được sử dụng để xây dựng các cấu trúc đó. Khoảng cách của những cấu trúc này từ các cấu trúc khác thu được bằng cách áp dụng các luật khoảng cách thông thường đã biết.

2.6.1 Các lớp trừu tượng

Một khái niệm quan trọng trong quá trình tổng hợp (và phân tích) là việc định ra các lớp trừu tượng. Chẳng hạn, khuếch tán n trong một quá trình tạo giếng p bao gồm một mặt nạ ô-xít mỏng "lô-gic và" với mặt nạ giếng p mà không cần sự có mặt của p^+ , trong khi đó transistor khuếch tán p bao gồm lớp ô-xít mỏng lô-gic và với mặt nạ p^+ với sự vắng mặt của giếng p. Chúng ta có thể phát biểu điều này cho một quá trình p-well trong ngôn ngữ giả thuật (pseudo language) được trình bày sau đây:

```
NDIFF = N_DIFFUSION = P_WELL AND THINOX AND NOT P_PLUS
PDIFF = P_DIFFUSION = P_PLUS AND THINOX AND NOT P_WELL
ACTIVE = ACTIVE_TRANSISTOR_AREA = THINOX AND POLYSILICON
VDDN = VDD_N_DIFFUSION = THINOX AND NOT P_WELL AND NOT P_PLUS
VSSP = VSS_P_DIFFUSION = THINOX AND P_PLUS AND P_WELL
```

2.6.2 Các luật về khoảng cách

Bằng việc sử dụng các lớp trừu tượng và các lớp được định nghĩa thông thường, khoảng cách của các lớp có thể được xác định. Chẳng hạn:

```
ND_PD_SP = NDIFF TO PDIFF SPACING = 8*LAMBDA
ND_ND_SP = NDIFF TO NDIFF SPACING = 2*LAMBDA
PD_PD=SP = PDIFF TO PDIFF SPACING = 2*LAMBDA
CO_CO_SP = CONTACT TO CONTACT SPACING = 2*LAMBDA
CO_GP_SP = CONTACT TO GATE POLY SPACING = 2*LAMBDA
```

2.6.3 Các luật xây dựng

Các luật xây dựng được sử dụng để xây dựng các cấu trúc. Mức đầu tiên của các cấu trúc là các luật độ rộng tối thiểu. Ví dụ:

$TH_WID = \text{MINIMUM THINOX WIDTH} = 2 * LAMBDA$
 $CO_WID = \text{MINIMUM CONTACT WIDTH} = 2 * LAMBDA$
 $PO_WID = \text{MINIMUM POLYSILICON WIDTH} = 2 * LAMBDA$

Ngoài ra, các luật mở rộng cũng có thể phải được cụ thể hóa, chẳng hạn:

$GP_A_EXT = \text{EXTENSION GATE_POLY OVER ACTIVE} = 2 * LAMBDA$
 $PO_CO_EXT = \text{EXTENSION POLYSILICON OVER CONTACT} = LAMBDA$
 $TH_GP_EXT = \text{EXTENSION THINOX OVER GATE_POLY} = 2 * LAMBDA$
 $TUB_TH_EXT = \text{EXTENSION PTUB OVER THINOX} = 3 * LAMBDA$
 $PP_TH_EXT = \text{EXTENSION PPLUS OVER THINOX} = 2 * LAMBDA$
 $TH_CO_EXT = \text{EXTENSION THINOX OVER CONTACT} = LAMBDA$


Sử dụng các tham số này, đoạn mã giả thuật toán sau là một ví dụ dùng để xây dựng một transistor có độ dài tối thiểu và bề rộng là một biến số:

```


type is transistor type
x,y is transistor position
w is transistor width
build_transistor(type, x, y, w)
{
    l= PO_WID + 2*TH_GP_EXT
    build_rectangle(THINOX, x-1/2, y-w/2, x+1/2, y+w/2)
    if (type== N_TRANSISTOR)
    {
        wp=w+2*TUB_TH_EXT
        l=l+2*TUB_TH_EXT
        build_rectangle(PTUB, x-1/2, y-wp/2, x+1/2, y+wp/2)
    }
    else
    {
        wp=w+2*PP_TH_EXT
        l=l+2*PP_TH_EXT
        build_rectangle(PPLUS, x-1/2, y-wp/2, x+1/2, y+wp/2)
    }
    wp=w+2*GP_A_EXT
    l=PO_WIDTH
    build_rectangle(POLY, x-1/2, y-wp/2, x+1/2, y+wp/2)
}

```

Kết quả thu được là một transistor chưa được kết nối như minh họa trong hình 2.32 [2]. Thực hiện thêm một số kết nối theo tham số hóa chúng ta thu được một transistor hoàn chỉnh. Một transistor lớn hơn được minh họa với các kết nối đa cực nguồn và cực máng. Dải si-líc đa tinh thể và dải kết nối cực nguồn/cực máng cũng được minh họa. Một cấu trúc transistor thay thế được minh họa cùng với các kích thước kèm theo trong hình 2.33 [2]. Transistor này có dải si-líc đa tinh thể được giảm nhỏ bằng cách đánh đổi cho sự giảm nhỏ số kết nối cực nguồn/máng.




Hình 2.32 Các transistor được xây dựng theo thuật toán



Hình 2.33 Các transistor được xây dựng theo thuật toán (tiếp)

Câu hỏi và bài tập ôn tập chương:

1. Tại sao công nghệ bán dẫn si-líc vẫn sẽ là một trong những công nghệ được lựa chọn phổ biến?
2. Tại sao phải sản xuất các tấm wafer từ thanh si-líc đơn tinh thể?
3. Có mấy loại phương pháp quang khắc phổ biến? So sánh ưu và nhược điểm của các phương pháp đó.
4. Khuếch tán lựa chọn là quá trình như thế nào?
5. Người ta có thể thực hiện tạo tâm cực cửa trong quá trình sản xuất transistor CMOS bằng những vật liệu nào? So sánh ưu điểm của mỗi loại vật liệu đó.
6. Việc tạo giếng đôi (twin-tub) có ý nghĩa như thế nào trong công nghệ CMOS?
7. Việc sản xuất các cổng CMOS trên tấm đế cách ly có ý nghĩa gì?
8. Trình bày cấu trúc đơn giản của một cổng MOSFET (n-MOS, p-MOS)
9. Có mấy loại transistor MOSFET?
10. Điện áp ngưỡng của transistor MOSFET phụ thuộc vào những yếu tố nào?
11. Tại sao phải tuân thủ luật thiết kế? Có những loại luật thiết kế phổ biến nào?
12. Thông số hóa quá trình là gì? Cho một ví dụ minh họa.
13. Xét một transistor n-MOS được sản xuất với các tham số sau: mật độ pha tạp trên tấm đế $N_A = 10^{16} \text{ cm}^{-3}$, mật độ pha tạp của dải polysilicon cực cửa $N_D = 2 \times 10^{20} \text{ cm}^{-3}$, độ dày lớp ô-xít cực cửa $t_{ox} = 500 \text{ \AA}$, mật độ điện tích tĩnh tại tiếp giáp ô-xít cực cửa $N_{ox} = 4 \times 10^{10} \text{ cm}^{-2}$. Biết $\epsilon_{Si} = 11,7\epsilon_0$; $\epsilon_{ox} = 3,97\epsilon_0$; $\epsilon_0 = 8,85 \times 10^{-14} \text{ F/cm}$; $n_i = 1,45 \times 10^{10} \text{ cm}^{-3}$ ($@ T = 300^\circ \text{K}$); $\Phi_{F(p)} = \frac{kT}{q} \ln \frac{n_i}{N_A}$; $\Phi_{F(n)} = \frac{kT}{q} \ln \frac{N_D}{n_i}$; ở điều kiện nhiệt độ phòng; $\frac{kT}{q} = 0,026 \text{ V}$.
 - a) Xác định điện áp ngưỡng khi tấm đế được nối với đất ($V_{SB} = 0$)
 - b) Xác định điện áp ngưỡng khi tấm đế được nối với điện thế $V_B = -1 \text{ V}$, $V_s = 0 \text{ V}$. Biết $\gamma = 0,6 \text{ V}^{1/2}$
 - c) Xác định loại pha tạp và lượng pha tạp kênh dẫn để transistor n-MOS có điện áp ngưỡng $V_{TH0} = 2 \text{ V}$. Giả thiết $V_{SB} = 0 \text{ V}$.
14. Xét một cấu trúc n-MOS được sản xuất với sơ đồ mạch cho trong hình. Biết hai transistor giống hệt nhau, $W/L = 10$; $k' = 25 \mu\text{A/V}^2$; $V_{TH0} = 1 \text{ V}$; $\gamma = 0,39 \text{ V}^{1/2}$; $|2\Phi_F| = 0,6 \text{ V}$.




- Xác định I_D
- Giả sử không thể bỏ qua hiệu ứng thay đổi độ dài kênh dẫn, xác định I_D . Biết $\lambda = 0,01V^{-1}$.

PHI

Chương 3 : Thiết kế lô-gíc và mạch CMOS

3.1 Giới thiệu chung

Chúng ta biết rằng trong một transistor CMOS, điện áp cực cửa điều khiển dòng chạy qua kênh giữa các cực máng và cực nguồn. Nếu đơn giản hóa hoạt động này, chúng ta có thể thấy các transistor CMOS có thể xem như các chuyển mạch. Một chuyển mạch CMOS loại n (còn gọi là chuyển mạch loại n) được minh họa trong hình 3.1 [1] cùng với biểu diễn sơ đồ của chuyển mạch. Trong minh họa, cực cửa được kí hiệu là nhãn tín hiệu s, cực máng bởi nhãn a và cực nguồn bởi nhãn b. Ở chuyển mạch loại n, chuyển mạch đóng (hay ON) nếu cực máng và cực nguồn được nối với nhau. Điều này xảy ra khi có tín hiệu "1" (tức là điện áp cao, giả sử là 5V) tại cực cửa. Chuyển mạch hở (hay OFF) nếu không có sự kết nối cực nguồn và cực máng. Và điều này được đảm bảo khi có tín hiệu "0" (hay điện áp thấp, giả sử là 0V) tại cực cửa. Những điều kiện này được tổng kết như trong minh họa ở hình b. Một chuyển mạch loại n là một chuyển mạch gần hoàn hảo khi một tín hiệu "0" được chuyển từ đầu vào tới đầu ra (hay nói một cách khác từ a tới b). Tuy nhiên, chuyển mạch loại n là một chuyển mạch không hoàn hảo khi truyền tín hiệu "1". Điều này là bởi vì mức điện áp tương ứng với tín hiệu "1" bị suy giảm một chút. Hình c diễn tả điều này. Chuyển mạch loại p, được minh họa trong hình d, có các tính chất khác với chuyển mạch loại n. Chuyển mạch loại p đóng (ON) khi có một tín hiệu "0" tại cực cửa, và hở (OFF) khi có tín hiệu "1" tại cực cửa. Như vậy, chúng ta thấy rằng các chuyển mạch loại p và n đóng và mở tương ứng với các tín hiệu tại cực cửa là đối ngược nhau (hay còn gọi là bù nhau). Trong sơ đồ, để diễn tả sự khác biệt này của một chuyển mạch loại p, chúng ta thêm một vòng tròn nhỏ như trong hình e. Để thấy rằng, chuyển mạch loại p là gần hoàn hảo khi truyền tín hiệu "1" nhưng là không hoàn hảo khi truyền tín hiệu "0".



Hình 3.1 Mô tả hoạt động chuyển mạch của transistor


Từ các nguyên lý cơ bản tương ứng của các chuyển mạch loại n và loại p nêu trên, người ta có thể xây dựng một loạt các mạch lô-gíc CMOS.

3.2 Cấu trúc lô-gíc CMOS

Trong một số trường hợp, phần diện tích dùng bởi một cổng CMOS tĩnh bù đầy đủ (fully complementary static CMOS gate) có thể lớn hơn cần thiết yêu cầu, do đó tốc độ của mạch có thể quá chậm, hoặc chức năng của mạch có thể không có khả năng thực hiện được như một cấu trúc bù thuần túy (chẳng hạn như trong các mạch PLA kích thước lớn). Trong những trường hợp này, người ta thường mong muốn thực hiện các cổng nhỏ hơn với tốc độ nhanh hơn với sự trả giá về sự tăng độ phức tạp thiết kế và hoạt động và có thể cả sự giảm tính ổn định của mạch. Có rất nhiều cấu trúc lô-gíc CMOS thay thế có thể được sử dụng. Trong phần này chúng ta xem xét một số cấu trúc cơ bản.


3.2.1 Lô-gíc bù CMOS

Các cổng đảo (inverter), NAND và NOR bù được minh họa trong hình 3.2 [2]. Tất cả các cổng bù này có thể được thiết kế như các mạch không tỉ lệ (ratioless). Nghĩa là, nếu tất cả các transistor là cùng kích thước thì mạch sẽ hoạt động đúng. Cần chú ý rằng, trong các phương pháp nhằm tối ưu tốc độ của các mạch có thể sử dụng các transistor với các kích thước khác nhau.



Hình 3.2 Lô-gíc bù CMOS

Một cấu trúc cổng phức tạp tạo ra cơ sở so sánh giữa các họ lô-gíc với hàm đầu ra $Z = \overline{(AB) + C(D + E)}$ được minh họa trong hình 3.3 [2].




Hình 3.3 Cổng phức tạp của lô-gic bù CMOS

Trong các sơ đồ mạch các liên kết để cũng được minh họa. Trong các sơ đồ sau đây, để tăng sự rõ ràng chúng ta tạm bỏ qua các liên kết này. Tuy nhiên cần phải hiểu là các liên kết này cực kỳ quan trọng bởi chúng tạo ra một số thay đổi hoạt động quan trọng trong các mạch CMOS.

3.2.2 Lô-gic giả nMOS

Một cổng lô-gic giả nMOS được minh họa trong hình 3.4 [2]. Đây là một mở rộng của một mạch đảo. Trong mạch này, thiết bị tải (load) là một transistor loại p đơn lẻ với cực cửa được nối với V_{SS} . Mạch này tương đương với một cổng nMOS nguyên thủy ngoại trừ sự suy yếu hoạt mở rộng tải nMOS được thay thế bởi một transistor loại p. Cũng tương tự cổng nMOS, tỷ số độ lợi của tải transistor loại p với các transistor đẩy kéo (driver) n, $\beta_{load}/\beta_{driver}$, có thể được chọn để đạt được đủ độ lợi nhằm tạo ra được các mức lô-gic thống nhất. Việc thiết kế các kiểu cổng loại này liên quan đến việc chọn tỷ lệ các kích thước của transistor để đảm bảo việc chuyển mạch đúng. Nghĩa là, tỷ số β_n/β_p hiệu dụng phải phù hợp với giá trị dự đoán cho tất cả các tổ hợp các giá trị đầu vào. Vấn đề chính mà loại cổng này (cũng tương tự như các cổng nMOS thông thường) gặp phải là sự tiêu tán công suất tĩnh xảy ra bất cứ khi nào chuỗi kéo-xuống được thực hiện. Vì tải p luôn luôn mở, khi transistor kéo-xuống n mở, dòng chảy trong cấu trúc cực cửa. Một cổng giả nMOS có n đầu vào sẽ có n+1 transistor. Trong một cổng bù, tải dung kháng trên mỗi đầu vào ít nhất bằng hai đơn vị tải cực cổng (dung kháng vào cực cổng của một transistor kích thước một đơn vị). Trong loại cổng này, tải tối thiểu có thể là một đơn vị tải cực cổng, và như vậy, có thể sử dụng chỉ một transistor cho mỗi thành phần của hàm đầu vào. Tuy nhiên, nếu các transistor kéo (driver) với kích thước tối thiểu được sử dụng, thì hệ số khuếch đại kéo-lên phải giảm để cho phép các mức chênh lệch

nhiều chính xác. Và điều này lại làm chậm sự thời gian sườn lên của cổng. Cổng giả nMOS không có nhiều điểm mạnh so với cổng nMOS thông thường sử dụng cổng tải suy kiệt. Trong quá trình CMOS nó cung cấp một phương pháp cho việc thực hiện các mạch nMOS. Một lợi điểm có thể có của tải pMOS là nó không chịu ảnh hưởng của hiệu ứng thân như đối với tải suy yếu nMOS. Một cổng loại này được thực hiện có thể có mật độ lớn hơn một cổng bù đầy đủ.




Hình 3.4 Lô-gic giả nMOS


3.2.3 Lô-gics CMOS động

Một cổng CMOS động cơ bản được minh họa trong hình 3.5 [2]. Cổng này bao gồm một cấu trúc lô-gic dùng transistor loại n mà nút đầu ra được tiền nạp (precharge) tới V_{DD} bởi một transistor (nạp trước, tiền nạp - precharge) loại p và xả (discharge) có điều kiện bởi một transistor loại n nối với V_{SS} . (Hoặc một cách khác, một transistor loại n nạp trước tới V_{SS} và một transistor loại p xả tới V_{DD} và một khối lô-gic gồm các transistor loại p được sử dụng). Gọi ϕ là một đồng hồ pha đơn. Với mạch sử dụng các transistor loại n, pha nạp trước xảy ra khi $\phi=0$. Đường đến nguồn cung cấp V_{SS} được đóng thông qua transistor loại n "chuyển mạch đất" khi $\phi=1$. Dung kháng đầu vào của loại cổng này cũng tương tự như của loại cổng giả nMOS. Thời gian kéo-lên (pull-up) có thể được cải thiện nhờ ưu điểm của chuyển mạch tích cực nhưng thời gian kéo xuống (pull-down) lại tăng lên do chuyển mạch đất. Chú ý rằng, chuyển mạch đất có thể được bỏ đi nếu các đầu vào được đảm bảo trở về giá trị không trong suốt quá trình nạp trước.


Một số vấn đề dễ thấy trong cấu trúc này. Thứ nhất, các đầu vào có thể chỉ nạp trong giai đoạn tiền nạp. Nếu điều kiện này không được đảm bảo, các hiệu ứng tái phân tán nạp có thể phá hỏng điện áp nút đầu ra. Các cổng CMOS động đơn pha đơn giản không thể mắc cascade với nhau. Chẳng hạn, xem xét hình 3.6 [2]. Khi các cổng đang được tiền nạp, các nút đầu ra được nạp đến V_{DD} . Trong giai đoạn đánh giá giá trị, đầu ra của cổng đầu tiên sẽ được xả có điều kiện. Tuy nhiên có một sự trễ do thời gian kéo-xuống là hữu hạn. Do đó nút tiền nạp có thể xả nút đầu ra của cổng tiếp sau trước khi cổng thứ nhất được đánh giá giá trị ra một cách chính xác.



Hình 3.5 Lô-gic nMOS động




Hình 3.6 Sơ đồ cascade các cổng động



Hình 3.7 Một mạch lô-gic 4 pha


Một cải tiến của cấu trúc này sử dụng dạng lô-gic hai hoặc bốn pha được phát triển cho các loại trước đây của thiết kế MOS. Các cổng này thêm vào một pha đồng hồ lấy và giữ mẫu vào các chu trình tiền nạp và định giá trị. Hình 3.7 [2] minh họa một phiên bản thực hiện sơ đồ cổng với các quan hệ nhịp đồng hồ tương ứng được sử dụng. Sự kết hợp của các nhịp đồng hồ ϕ_{12} và ϕ_{23} được sử dụng trong ví dụ này. Trong suốt nhịp ϕ_1 , nút PZ được tiền nạp, trong khi nút Z được giữ ở giá trị trước đó của nó. Khi ϕ_2 thì nút PZ giữ nguyên tiền nạp và, ngoài ra, cổng truyền được đóng, và do đó tiền nạp nút Z. Khi ϕ_3 , cổng thực hiện định giá và nút PZ được xả có điều kiện. Nút Z thực hiện theo sau nút PZ khi cổng truyền vẫn đóng. Cuối cùng, khi ϕ_4 , nút Z sẽ được giữ trong trạng thái đã được định giá. Trạng thái của nút PZ là không quan trọng nữa.

Có bốn loại cổng đặc trưng bởi giai đoạn mà sự định giá trị được thực hiện. Khi sử dụng các mạch lô-gic loại này, chúng cần phải được sử dụng theo một tuần tự thích hợp. Các kết nối cho phép giữa các loại này được minh họa trong hình 3.8 [2].




Hình 3.8 Các liên kết cho phép giữa các loại - Kiểu A

Chú ý rằng bốn mức lô-gic có thể được đánh giá trong khung thời gian một بیت. Một cách khác, một sơ đồ mạch lô-gic hai pha có thể được sử dụng bằng việc dùng loại bốn cổng và loại hai cổng hoặc loại một cổng và loại ba cổng. Một cấu trúc bốn pha khác được minh họa trong hình 3.9 [2] cùng với dạng sóng xung nhịp đồng hồ. Cấu trúc này có các hạn chế tích hợp được minh họa trong hình 3.10 [2]. Cổng loại này có sự hạn chế hơn so với loại cổng đã đề cập trong phần trên, tuy nhiên mạch đơn giản hơn và số xung nhịp đồng hồ được giảm nhỏ, cùng với layout có thể được thu nhỏ hơn. Một cách tương tự, một hệ thống hai pha có thể dùng cổng loại hai và bốn.



Hình 3.9 Mạch lô-gic bốn pha - Kiểu B




Hình 3.10 Các liên kết cho phép giữa các loại - Kiểu B

Số lượng các transistor cần thiết cho các cổng lô-gic loại này hoặc là $n+4$ hoặc là $n+3$ với một cổng có n đầu vào. Một vấn đề gặp phải của các cổng loại này là tần số của tín hiệu đồng hồ phải đủ dài để cho phép cổng chậm nhất có thể thực hiện đánh giá được. Do vậy, các cổng tốc độ nhanh có xu thế đánh giá nhanh và phần còn lại của chu kỳ là thời gian chết (dead time). Các vấn đề thiết kế hệ thống khác nảy sinh là khi cố gắng phân bố bốn hoặc nhiều hơn đồng hồ và đồng bộ chúng xung quanh một chip lớn.

3.2.4 Lô-gic CMOS định thời

Một cổng CMOS định thời (clocked) được minh họa trong hình 3.11 [2]. Dạng mạch lô-gic này khởi nguồn được sử dụng để xây dựng các mạch lô-gic CMOS với công suất tiêu tán nhỏ. Lý do sự tiêu tán công suất động giảm xuất phát chủ yếu từ các xem xét layout CMOS cổng kim loại. Các cấu trúc này chủ yếu được sử dụng trong các mạch lô-gic để tạo thành các cấu trúc định thời dung làm các mạch chốt (latch) hoặc các giao tiếp với các dạng


độ khác của cổng lô-gic. Các cổng loại này có cùng dung kháng đầu vào như các cổng bù thông thường nhưng có thời gian sườn xung lên và xuống lớn hơn do các transistor nhịp đồng hồ nối tiếp (series clocking transistor).



Hình 3.11 Lô-gic CMOS khóa

3.2.5 Lô-gic đô-mi-nô CMOS

Một cấu trúc cải tiến của cấu trúc lô-gic CMOS định thời cho phép một đồng hồ đơn lẻ thực hiện tiền nạp và đánh giá một tập mắc nối tiếp (cascade) của các khối lô-gic động. Cấu trúc này liên quan đến việc sử dụng một bộ đệm CMOS tĩnh trong mỗi cổng lô-gic. Hình 3.12 [2] minh họa cấu trúc này. Trong suốt quá trình tiền nạp (precharge, $\phi=0$), nút đầu ra của cổng động được tiền nạp đến mức cao và đầu ra của bộ đệm ở trạng thái thấp. Vì các khối lô-gic dây con được cung cấp từ bộ đệm, các transistor trong các khối lô-gic dây con sẽ ngắt (OFF) trong suốt giai đoạn tiền nạp. Khi cổng được đánh giá, đầu ra sẽ được xả có điều kiện làm cho đầu ra của bộ đệm được cưỡng bức lên mức cao. Do vậy, mỗi cổng trong dây có thể tạo ra nhiều nhất một chuyển dịch ($1 \rightarrow 0$). Và như vậy, bộ đệm có thể chỉ tạo ra một chuyển dịch ($0 \rightarrow 1$). Trong một tập mắc cascade các khối lô-gic, mỗi trạng thái được đánh giá và làm cho các tầng tiếp theo sau được đánh giá - theo cùng cách như hiện tượng đổ chồng của các con đô-mi-nô. Số lượng tầng lô-gic mắc cascade có thể là bất kỳ miễn là toàn dây có thể được đánh giá trong một pha đồng hồ đánh giá. Một đồng hồ đơn có thể được sử dụng để tiền nạp và đánh giá tất cả các cổng lô-gic trong một khối.



Hình 3.12 Lô-gic đô-mi-nô CMOS (a) Cổng cơ bản (b) phiên bản tĩnh - tần số thấp và (c) phiên bản chốt

Tuy nhiên cấu trúc này cũng gặp phải một số vấn đề. Thứ nhất, chỉ có các cấu trúc không đảo là có thể khi sử dụng cấu trúc này. Thứ hai, mỗi cổng phải có bộ đệm. Cuối cùng, cũng tương tự với cấu trúc CMOS định thời, hiện tượng tái phân tán nạp có thể là một vấn đề

với cấu trúc này. Phụ thuộc vào từng tình huống, ảnh hưởng của các vấn đề này có thể được giảm thiểu. Chẳng hạn, trong các mạch lô-gic phức tạp, ví dụ như trong các đơn vị mạch lô-gic số học, các cổng XOR cần thiết có thể được thực hiện một cách thông thường (như các cổng bù) và được kéo bởi mạch đô-mi-nô cuối cùng. Mạch đệm thường cần thiết từ các yêu cầu tải mạch và cũng cần thiết trong mọi trường hợp.


Cổng đô-mi-nô có thể được tạo tĩnh bằng việc thêm vào một transistor loại p yếu, như trong hình 3.12 (hình b). Một transistor loại p yếu nghĩa là một transistor có hệ số khuếch đại nhỏ (tức là tỷ số W/L nhỏ). Hệ số khuếch đại của transistor này phải làm sao không ảnh hưởng xấu tới các transistor kéo-xuống, tuy nhiên phải có khả năng cân bằng các ảnh hưởng của sự rò rỉ. Điều này cho phép hoạt động tần số thấp hoặc hoạt động tĩnh khi đồng hồ được giữ ở mức cao. Trong trường hợp này, thời gian kéo-lên có thể nhỏ hơn tốc độ kéo-xuống. Ngoài ra, dòng rút bởi cổng trong quá trình đánh giá phải đủ nhỏ sao cho công suất tiêu tán tĩnh của mạch không bị ảnh hưởng. Thường chọn là giá trị bằng $10\mu A$. Chú ý rằng, transistor tiền nạp có thể được bỏ đi nếu thời gian giữa các pha đánh giá đủ dài để cho phép transistor kéo-lên yếu có thể nạp cho nút đầu ra. Nhiều tác giả cho rằng việc thêm một transistor kéo-lên loại p yếu có thể làm giảm nhẹ vấn đề tái phân tán nạp và cải thiện mức biên chống nhiễu. Tuy nhiên, những kết luận này không đúng cho các mạch tốc độ cao, vì thời gian đáp ứng của transistor loại p yếu này thường rất chậm. Việc thêm transistor như vừa nêu có thể ảnh hưởng đến tốc độ hoạt động chung của mạch. Ngoài phương pháp vừa nêu, cổng này có thể được tạo thành mạch chốt bằng cách thay thế một transistor hồi tiếp loại p yếu như trong hình 3.12 (hình c).

3.2.6 Lô-gic chuyển mạch điện áp cascade

Dạng cơ bản của loại mạch lô-gic này được minh họa trong hình 3.13 (hình a) [2]. Đây là một kiểu vi phân của mạch lô-gic bởi vì nó yêu cầu cả tín hiệu "thật" (true) và tín hiệu bù cần được nối với các cổng. Hai cấu trúc chuyển mạch nMOS bù được hình thành và sau đó được nối với một cặp các transistor kéo-lên loại p được đấu chéo. Khi các đầu vào chuyển mạch, các nút Q và $\bar{Q}$ được kéo hoặc lên mức cao hoặc xuống mức thấp. Hồi tiếp dương được sử dụng cho các transistor kéo-lên loại p để làm cho cổng thực hiện chuyển mạch. Các cây lô-gic có thể được tối thiểu hóa thêm từ dạng vi phân đầy đủ bằng cách sử dụng các thuật toán tối thiểu hóa hàm lô-gic. Cấu trúc này, còn được gọi là cấu trúc cổng lô-gic chuyển mạch điện áp cascade (CVSL) tĩnh, có tốc độ hoạt động chậm hơn cổng bù thông thường sử dụng một cây lô-gic loại p và cây lô-gic loại n. Điều này là bởi vì trong quá trình thực hiện chuyển mạch, các transistor kéo-lên loại p phải chống lại ảnh hưởng của các cây kéo-xuống loại n. Một thực hiện cụ thể của loại cấu trúc cổng này được minh họa trong hình 3.13 (hình b). Cần chú ý rằng đây không phải là cách thực hiện tối ưu của loại cổng này.

Thực hiện việc cải tiến hơn nữa thu được kết quả là một phiên bản được định thời (clocked) của cấu trúc CVSL như trình bày trong hình 3.13 (hình c). Cấu trúc này thực ra chỉ là hai cổng đô-mi-nô hoạt động dựa trên các đầu vào "thật" và bù với một cây lô-gic được tối thiểu. Các điểm mạnh của loại cấu trúc lô-gic này so với cấu trúc đô-mi-nô là sự đơn giản và khả năng tạo ra bất cứ biểu thức lô-gic nào, điều này làm cho nó trở thành một họ mạch lô-gic hoàn chỉnh. Các điểm mạnh này đạt được với sự trả giá về việc phải định đường thêm, về diện tích vùng tích cực, và về độ phức tạp kèm theo với việc xử lý lô-gic rãnh đôi (double rail


logic). Tuy nhiên, khả năng có thể tạo mọi hàm lô-gic trở thành một ưu điểm khi có yêu cầu việc tổng hợp mạch tự động. Một ví dụ mạch XOR bốn đường được tổng hợp sử dụng loại cấu trúc lô-gic cải tiến CVSL được minh họa trong hình 3.14 [2].




Hình 3.13 Lô-gic CVSL (a) Cổng cơ bản (b) phiên bản tĩnh và (c) phiên bản động


3.2.7 Lô-gic đô-mi-nô cải tiến

Một cấu trúc cải tiến của mạch lô-gic CMOS đô-mi-nô được trình bày trong hình 3.15 [2]. Về cơ bản, bộ đệm đô-mi-nô được loại bỏ trong khi đó các khối lô-gic mắc cascade được lần lượt bao gồm các transistor loại p và loại n. Trong mạch hình a, khi $\phi=0$, tầng đầu tiên (với lô-gic transistor loại n) được tiền nạp mức cao. Tầng thứ hai được tiền nạp ở mức thấp và tầng thứ ba được tiền nạp ở mức cao. Vì tầng lô-gic thứ hai được bao gồm các transistor loại p, chúng sẽ ngắt trong suốt quá trình tiền nạp. Hơn nữa, vì tầng thứ hai được tiền nạp mức thấp, các transistor loại n trong tầng lô-gic thứ ba cũng sẽ bị ngắt. Các liên kết đô-mi-nô có thể có được minh họa trong hình b.



Hình 3.14 Cổng CVSL XOR bốn đầu vào





Hình 3.15 Các khối lô-gic đô-mi-nô loại n và loại p xen kẽ

Các vấn đề gặp phải loại cấu trúc này bao gồm đáp ứng tốc độ kém của các khối lô-gic loại p, hiện tượng tái phân tán nạp, và sự giảm mức biên chống nhiễu. Tuy nhiên loại mạch này có các một điểm mạnh cơ bản là khả năng có thể sử dụng chỉ một đồng hồ và sự vắng mặt của các mạch đệm tại các đầu ra của cổng. Một số điểm mạch chung của các loại mạch lô-gic động loại này bao gồm:

- Vùng diện tích nhỏ hơn các cổng tĩnh đầy đủ.
- Các dung kháng ký sinh nhỏ hơn, và do đó có tốc độ cao hơn.
- Mạch có thể hoạt động không có lỗi nếu được thiết kế một cách cẩn thận.


Điểm mạnh cuối cùng là một thử thách. Nếu chúng ta muốn sử dụng các mạch động này, chúng ta phải chuẩn bị và đầu tư thêm nhiều cố gắng trong thiết kế ngay từ ban đầu để đảm bảo hoạt động của mạch đúng trong mọi điều kiện của mạch.

3.2.8 Lô-gic transistor dẫn - Pass transistor logic


Một dạng cấu trúc lô-gic khá phổ biến trong các mạch nMOS là cấu trúc lô-gic transistor dẫn (còn gọi là cấu trúc lô-gic thông qua - pass transistor logic). Một ví dụ đơn giản nhất là một bộ ghép kênh hai đầu vào. Các cấu trúc lô-gic dẫn được sử dụng phổ biến là các khối đơn vị hàm (function unit) được sử dụng trong các khối lô-gic số học (ALU) trong máy tính OM-1. Cấu trúc nMOS của loại mạch này được minh họa trong hình 3.16 [2]. Trong CMOS, cấu trúc này có thể được lặp như minh họa trong hình 3.16 (hình b) bằng cách sử dụng cổng truyền đầy đủ cho mỗi transistor loại n gốc. Một layout tin cậy hơn có thể đạt được bằng việc sử dụng mạch được minh họa trong hình 3.16 (hình c). Phương án này loại bỏ rất nhiều các liên kết trực tiếp từ transistor loại n đến transistor loại p. Một phiên bản động của cấu trúc này được minh họa trong hình 3.16 (hình d). Nếu xem xét về mặt tốc độ, phiên bản nMOS có thời gian sườn xuống (fall) nhanh nhất trong khi phiên bản bù có thời gian sườn nâng (rise) nhanh nhất. Bằng cách sử dụng các transistor lớn hơn có thể giảm thời gian nâng nhưng lại làm tăng thời gian xuống. Phiên bản động có tốc độ xấp xỉ với tốc độ của phiên bản nMOS nhưng cần thiết phải có một giai đoạn tiền nạp dẫn đến có thể làm tăng chu kỳ đồng hồ. Một phương pháp thay thế mạch động là thêm vào một bộ đệm được cung cấp trở lại tới transistor kéo-lên loại p. Phương pháp này đạt được một cổng tĩnh với công suất tiêu tán một chiều bằng không. Các transistor kéo-lên loại p và kéo-xuống loại n phải được tỷ lệ sao cho cho phép bộ đệm đầu ra thực hiện chuyển mạch.

Nhiều phương pháp chính thống để suy ra cấu trúc lô-gic transistor dẫn đã được đưa ra cho nMOS. Chúng dựa trên mô hình được trình bày trong hình 3.17 [2], trong đó một tập các biến số thực hiện điều khiển một mạng các transistor dẫn, mạng mà các biến số dẫn qua đó được áp dụng. Với trường hợp một cổng XOR, bảng chân lý được trình bày trong bảng 3.1.

Cột hàm dẫn tham chiếu đến các biến đầu vào, các biến mà có thể được dẫn (thông - pass) đến đầu ra để đạt được hàm mong muốn. Chẳng hạn, trong hàng thứ nhất, các biến A và B có thể được dẫn ra đầu ra để đạt được một lô-gic "0" và do đó thỏa mãn hàm XOR. Một bảng Karnaugh (Các-nô) cải tiến có thể được xây dựng cho hàm dẫn như minh họa trong bảng 3.2. Trong bảng này, các biến vào được nhóm để lái một cách thích hợp các biến dẫn tới đầu ra dưới ảnh hưởng của các biến điều khiển. Trong trường hợp này, $\bar{B}$ là biến dẫn dưới sự điều khiển của A, B là biến dẫn dưới sự điều khiển của $\bar{A}$. Cấu trúc thu được tương ứng được minh họa trong hình 3.18 [2]. Chú ý rằng, việc nhóm thực hiện việc dẫn cả các biến vào "true" và "false" đến đầu ra phải được thực hiện để tránh các trạng thái không xác định. Ngoài ra, nếu một phiên bản bù được yêu cầu thì hàm dẫn loại p phải được xây dựng. Cấu trúc này chính là cấu trúc đối ngẫu của cấu trúc loại n.



Hình 3.16 Đơn vị hàm lô-gic dẫn (a) cấu trúc nMOS (b) các cổng truyền CMOS đầy đủ (c) layout được cải tiến (d) phiên bản kéo-lên loại p




Hình 3.17 Mô hình lô-gic transistor dẫn

Bảng 3.1: Bảng chân lý của hàm XOR

A	B	$A \oplus B$	Hàm dẫn
0	0	0	$A+B$
0	1	1	$\bar{A}+B$
1	0	1	$A+\bar{B}$
1	1	0	$\bar{A}+\bar{B}$

Bảng 3.2: Bảng Karnaugh

		A	
		0	1
B	0	A	$\bar{A}$
	1	$\bar{A}$	A
		B	$\bar{B}$



Hình 3.18 Cấu trúc transistor dẫn cho hàm XOR


Các điểm mạnh của mạng transistor dẫn trong CMOS cần được nghiên cứu một cách cẩn thận và sử dụng một cách đúng đắn. Có một số điểm làm giảm các điểm mạnh từ việc sử dụng các mạng dẫn. Để đạt được các mức lô-gic tốt, các mạng dẫn bù là cần thiết tuy nhiên dẫn đến sự trễ tăng trong quá trình kéo-xuống. Nếu so sánh với các cổng thông thường, sự hợp của các vùng cực nguồn và vùng cực máng là rất khó, điều này dẫn đến dung kháng nút nội tại cao hơn. Điểm cuối cùng, cấu trúc này yêu cầu các biến điều khiển "thật" và bù.

3.3 Thiết kế điện và vật lý các cổng lô-gíc


Trong phần trên chúng ta đã xem xét một số kiểu thay thế của cấu trúc lô-gic CMOS. Trong phần này, chúng ta sẽ tìm hiểu layout vật lý của các cổng CMOS trong một nghĩa chung nhất để khảo sát ảnh hưởng của cấu trúc vật lý lên hoạt động của các mạch. Ngoài ra, các phân tích chi tiết hơn của các ảnh hưởng có hại đã được đề cập sẽ được xem xét lại một cách hoàn chỉnh.

3.3.1 Cổng đảo – Inverter

Sơ đồ mạch của một cổng đảo được trình bày trong hình 3.19 [2]. Chúng ta có thể thực hiện một layout vật lý bằng cách thay thế biểu tượng này cho sơ đồ mạch. Trong một sơ đồ mạch, các đường được vẽ giữa các cực của transistor biểu diễn các liên kết. Bất cứ tình huống không đồng phẳng nào có thể giải quyết bằng cách đơn giản vắt chéo hai đường (tức là liên kết giữa cực máng của transistor loại n và cực máng của transistor loại p). Tuy nhiên, trong layout vật lý, chúng ta phải quan tâm đến sự tương tác vật lý của các lớp liên kết khác nhau. Chúng ta đã biết từ các xem xét của quá trình sản xuất rằng cực nguồn và cực máng của transistor loại n là các vùng khuếch tán loại n, trong khi transistor loại p sử dụng các vùng khuếch tán loại p cho các liên kết. Hơn nữa, trong một quá trình đế CMOS, chúng ta không thể tạo một kết nối trực tiếp từ vùng khuếch tán n đến vùng khuếch tán p. Do đó, chúng ta phải thực hiện liên kết giữa các cực máng đơn giản trong miền cấu trúc (structural domain), bằng ít nhất một dây dẫn và hai liên kết trong miền vật lý. Giả sử quá trình không có các liên kết chìm (buried contacts), liên kết vừa đề cập phải bằng kim loại. Bằng cách thay thế các ký hiệu layout, một phần bộ đảo được minh họa trong hình 3.19 (hình b). Bằng cách suy luận tương tự, các liên kết đơn giản đến nguồn (V_{DD}) và đất (V_{SS}) có thể được tạo bằng cách sử dụng các dây dẫn kim loại và các điểm liên kết (hình 3.19, hình c). Nguồn và đất thường được dẫn trong kim loại (để có trở kháng thấp từ mạch tới nguồn cung cấp). Kết nối cực cổng chung có thể là một dây dẫn si-líc đa tinh thể đơn giản. Cuối cùng chúng ta phải thêm các tiếp xúc để, các tiếp xúc mà không được chỉ rõ trong sơ đồ mạch. Kết quả một sơ đồ ký hiệu được minh họa trong hình 3.19 (hình d). Bằng cách chuyển đổi sơ đồ này sang một layout ký hiệu chúng ta thu được một sự sắp đặt như được trình bày trong hình 3.20 [2]. Một layout khác được minh họa trong hình 3.21 [2] trong đó các transistor được sắp xếp theo chiều ngang.




Hình 3.19 Quá trình chuyển đổi từ sơ đồ mạch sang layout của bộ đảo




Hình 3.20 Layout có thể của bộ đảo


Chú ý rằng có nhiều phương án thay đổi trong topology có thể được sử dụng để cho phép thực hiện sơ đồ các liên kết không đồng phẳng. Chẳng hạn, nếu một dây dẫn kim loại phải đi qua phần giữa của một ô (cell) từ phía tận cùng bên trái của cell sang tận cùng bên phải, khi đó layout trong hình 3.22 [2] có thể được sử dụng. Trong layout này, các dải kim loại nằm ngang nối với một đường si-líc đa tinh thể thẳng đứng, đường mà nối với các cực máng của các transistor. Một cách khác, nếu một đường dây kim loại cần phải đi qua từ phía trái sang phía phải ở phần đầu (top) hoặc đáy (bottom) của cell, các liên kết từ nguồn và đất đến các transistor có thể được tạo trong lớp khuếch tán thích hợp (hình 3.23 [2]). Với phương án này, trong thực tế, làm cho bộ đảo trong suốt với các liên kết kim loại nằm ngang, các liên kết mà có thể phải được định tuyến xuyên qua cell. Từ các xem xét mà ảnh hưởng đến chất lượng làm việc của mạch, chúng ta thấy rằng các thay đổi trước đây từ layout gốc có ảnh hưởng rất nhỏ. Trong trường hợp liên kết cực máng bằng si-líc đa tinh thể thẳng đứng, sẽ sinh ra một trở kháng kết nối phụ. Trở kháng này có thể được xấp xỉ bằng $2R_{\text{contact}} + R_{\text{poly}}$ trong đó R_{contact} là trở kháng của tiếp xúc si-líc đa tinh thể - kim loại và R_{poly} là trở kháng của dải chạy si-líc đa tinh thể. Ngoài ra, có thể nảy sinh một dung kháng phụ nhỏ. Thường, kết quả của cả hai hiệu ứng này sẽ không quan trọng. Với các liên kết khuếch tán nguồn và đất, có sự bất lợi là một trở kháng liên kết dây và dung kháng bị tăng. Bằng kinh nghiệm, trở kháng nên được giữ với giá trị có độ lớn nhỏ hơn trở kháng "on" của transistor. Dung kháng của các liên kết nguồn cung cấp thông thường không ảnh hưởng đến chất lượng hoạt động của mạch.




Hình 3.21 Một layout có thể của bộ đảo



Hình 3.22 Một layout có thể của bộ đảo




Hình 3.23 Một layout có thể của bộ đảo




Hình 3.24 Một layout có thể của bộ đảo

Việc chạy một liên kết si-líc đa tinh thể từ trái sang phải phải được hoàn thành bên dưới hoặc bên trên các transistor, với các transistor sử dụng các liên kết bằng kim loại tới nguồn và đất. Dải si-líc đa tinh thể chạy từ phía trái sang phía phải qua phần giữa của cell cần có một dải kim loại. Một phương án khác, layout của bộ đảo có thể được tái xây dựng để sử dụng các transistor định hướng thẳng đứng như layout được minh họa trong hình 3.24 [2]. Việc bổ sung một lớp kim loại thứ hai cho phép tăng thêm sự tự do của các liên kết với hai lớp liên kết khác. Lớp kim loại thứ hai có thể được sử dụng để chạy các đường dẫn cung cấp nguồn V_{DD} và V_{SS} . Một cách khác, lớp kim loại thứ hai có thể được sử dụng để giữ (strap) các dải si-líc đa tinh thể theo kiểu liên kết song song nhằm giảm trễ do các đường chạy si-líc đa tinh thể quá dài. Trong các trường hợp này, các layout vẫn cơ bản là không đổi ngoại trừ các dây dẫn kim loại thứ hai được thêm vào và các mẫu (stub) liên kết kim loại thứ nhất.




Hình 3.25 Một layout có thể của bộ đảo lớn



Hình 3.26 Một layout có thể của bộ đảo đạt dung kháng cực máng tối ưu

Cần chú ý rằng, một bộ đảo lớn có thể được xây dựng từ nhiều bộ đảo nhỏ được nối song song. Kết quả từ việc xây dựng này được minh họa mang tính tượng trưng trong hình 3.25 [2]. Chúng ta có thể dễ dàng viết một chương trình để tạo ra một bộ đệm có kích thước xác định nào đó với một tỷ số các kích thước cho trước bằng cách sử dụng kỹ thuật ghép nối vừa nêu. Các vùng cực nguồn và cực máng phải được "đính" với các liên kết và kim loại để giảm nhỏ trở kháng cực nguồn-cực máng trong các transistor kích thước lớn. Ngoài ra, các vùng khuếch tán liền kề được ghép lại sao cho dung kháng ngoại vi được giảm nhỏ. Bằng việc đặt các transistor lưng gối nhau (hình 3.26 [2]) mạch có thể đạt được dung kháng cực máng tối ưu do sự ghép các cùng khuếch tán. Điều này là kết quả từ thực tế do vùng diện tích cực


máng không tăng về kích thước nhiều trong khi đó hệ số khuếch đại của các transistor (β) được nhân đôi. Dung kháng cực máng có thể được giảm hơn nữa bằng cách sử dụng các liên kết hình sao như trong hình 3.27 [2]. Hình 3.27 trình bày cấu hình mạng tính chất biểu trưng. Trong mặt nạ cực nguồn và cực máng có thể là một vùng diện tích liên tục không có khe góc nhằm tăng hệ số khuếch đại và giảm dung kháng ngoại vi. Ở đây, hệ số khuếch đại β của các transistor được gấp bốn lần, trong khi đó diện tích vùng cực máng về cơ bản là không thay đổi so với một cổng đảo đơn lẻ.



Hình 3.27 Một layout có thể của bộ đảo với liên kết hình sao


3.3.2 Thiết kế cổng NAND

Các cổng lô-gic NAND có thể được xây dựng trong các hệ thống MOS như là một mở rộng đơn giản của mạch đảo cơ bản. Layout mạch trong nMOS, cùng với bảng chân lý và các ký hiệu lô-gic của một mạch NAND hai đầu vào được minh họa trong hình 3.28 [1].



Hình 3.28 Một layout có thể của cổng NAND với cấu trúc nMOS

Trong mạch NAND, đầu ra sẽ ở mức lô-gic thấp chỉ khi cả hai đầu vào A và B ở mức lô-gic cao. Cổng NAND này đơn giản gồm một mạch đảo cơ bản với một transistor ở chế độ nâng cao (enhancement) thêm vào mắc nối tiếp với transistor kéo-xuống. Các cổng NAND với nhiều đầu vào hơn có thể được xây dựng bằng cách thêm các transistor nối tiếp với đường (path) kéo-xuống.




Hình 3.29 Layout có thể của cổng NAND được chuyển đổi trực tiếp

Một cách khác, áp dụng cách tiếp cận như đối với mạch đảo cơ bản ở phần trước, chúng ta cũng có thể thực hiện việc chuyển trực tiếp sơ đồ mạch sang layout của một cổng lô-gic NAND như minh họa trong hình 3.29 [2]. Nếu thực hiện việc định hướng các transistor theo chiều ngang, chúng ta có thể thu được layout như hình 3.29 (hình b). Việc định hướng các transistor theo chiều ngang như hình 3.29 (hình b) cho kết quả mạch rõ ràng hơn, và nhỏ gọn hơn. Điều này, về mặt tổng quát là đúng cho các cổng tĩnh nhiều đầu vào. Do đó, chúng ta sẽ chấp nhận kiểu thiết kế trong đó các transistor được định hướng theo chiều ngang và các đường tín hiệu cực cổng si-líc đa tinh thể chạy theo chiều dọc. Trong trường hợp không tuân theo phong cách này, thì sẽ được giải thích rõ các lý do. Tất nhiên cũng cần chú ý rằng, cổng

có thể được quay 90° để thu được các liên kết kim loại theo chiều dọc và các liên kết si-líc đa tinh thể theo chiều ngang.


Layout cổng NAND với cấu trúc CMOS được minh họa trong hình 3.30 [2].



Hình 3.30 Layout có thể của cổng NAND với cấu trúc CMOS

3.3.3 Thiết kế cổng NOR


Tương tự như với cổng NAND, chúng ta cũng có thể xây dựng cổng NOR như là một mở rộng đơn giản của bộ đảo cơ bản. Hình 3.31 [2] minh họa layout của một cổng NOR hai đầu vào.



Hình 3.31 Layout có thể của cổng NOR với cấu trúc nMOS

Dễ dàng thấy rằng, trong mạch NOR, đầu ra ở mức lô-gic thấp nếu hoặc một trong hai đầu vào A, B hoặc cả hai đầu vào này ở mức lô-gic cao. Layout của mạch NOR trình bày trong hình 3.31 cho thấy một bộ đảo cơ bản với một transistor ở chế độ mở rộng thêm vào mắc song song với transistor kéo-xuống. Để xây dựng mạch NOR với nhiều đầu vào hơn, chúng ta có thể thực hiện việc đặt thêm các transistor song song trên đường kéo-xuống. Cần chú ý rằng mức điện áp ngưỡng lô-gic của một mạch NOR n đầu vào sẽ giảm theo hàm của số

đầu vào hoạt động (số đầu vào cùng chuyển trạng thái từ lô-gic "0" sang lô-gic "1"). Thời gian trễ của cổng NOR với một đầu vào hoạt động bằng với độ trễ của một bộ đảo với transistor cùng kích thước hình học, ngoại trừ có sự gia tăng dung kháng tản mạn (stray). Trong các thiết kế các mạch tổ hợp đơn giản như vậy, một điện trở kéo-lên duy nhất phải được cố định tại điểm phía trên đầu ra.




Hình 3.32 Layout có thể của cổng NOR

Một layout có thể khác của cổng NOR hai đầu vào được minh họa trong hình 3.32 [2]. Trong layout có sự thay đổi của liên kết tới hai transistor song song. Một phương án khác được minh họa trong layout 3.32 (hình b). Với phương án này, cũng tương tự như với các bộ đảo được mắc song song, mạch có diện tích cực mỏng nhỏ hơn được kết nối với đầu ra. Điều này làm cho mạch hoạt động với tốc độ cao hơn.

Một layout cổng NOR với cấu trúc CMOS được minh họa trong hình 3.33 [2].

Cần chú ý rằng, các cổng phức tạp hơn có thể được xây dựng từ việc mở rộng các cổng chúng ta đã xây dựng cho đến nay. Tuy nhiên có bốn yếu tố cơ bản ảnh hưởng đến các thiết kế điện và do đó ảnh hưởng đến thiết kế vật lý của các cổng như vậy cần được xem xét một cách cẩn thận. Một cách cụ thể, các yếu tố đó là: liên kết transistor dây, hiệu ứng thân, dung kháng cực nguồn-cực máng, và sự tái phân bố nạp.




Hình 3.33 Layout có thể của cổng NOR với cấu trúc CMOS

3.4 Các chiến lược clock trong thiết kế

Trong các phần trước, chúng ta đã khảo sát các dạng mạch lô-gic CMOS khác nhau cũng như các thiết kế điện và vật lý cơ bản của các mạch này. Mặc dù chúng ta đã khảo sát các cổng lô-gic riêng lẻ, chúng ta đã bỏ qua chiến lược đồng hồ toàn cục cho các cổng. Cần nhớ rằng, một quyết định quan trọng cần được thực hiện ngay khi bắt tay vào thiết kế là việc lựa chọn chiến lược đồng hồ thích hợp. Trong phần này, chúng ta sẽ lần lượt xem xét một số chiến lược đồng hồ cơ bản.


3.4.1 Chiến lược đồng hồ 2-pha giả - Pseudo 2-phase clocking

Chiến lược đồng hồ 2-pha giả sử dụng sơ đồ đồng hồ nMOS không chồng lẫn nhau 2-pha (được sử dụng trong quá trình Mead và Conway) và thêm các đồng hồ bù (complementary). Do đó, chúng ta có ϕ_1 , ϕ_2 , $\bar{\phi}_1$ và $\bar{\phi}_2$ hay lên đến bốn pha đồng hồ để chạy vòng quanh một chip. Thông thường, hai đồng hồ chủ (master) sẽ được phân bố với các bộ đệm cục bộ để tạo ra các đồng hồ cục bộ. Một tập điển hình dạng sóng tín hiệu đồng hồ và một mạch chốt (DFF1) đơn giản được minh họa trong hình 3.34 [2]. Chú ý rằng, $\phi_1(t) \cdot \phi_2(t) = 0$ với mọi t . Hoạt động của mạch chốt được minh họa trong hình 3.34 (hình a). Trong suốt pha ϕ_1 , tầng 1 cổng phát được đóng, do đó lưu mức lô-gic đầu vào trên tụ cực cổng của bộ đảo và tụ đầu ra của cổng phát (transmission gate) (C_1). Trạng thái của tầng 2 được lưu trên tụ C_2 . Trong suốt pha ϕ_2 , tầng 1 cổng phát mở và giá trị đảo của giá trị được lưu giữ trên C_1 được đặt vào C_2 .



Hình 3.34 Dạng sóng và chốt đơn giản của đồng hồ giả 2-pha

Sự lựa chọn các quan hệ đồng hồ thực tế phụ thuộc vào các mạch. Tuy nhiên có một số một điểm chỉ dẫn có thể dựa vào để quyết định như sau. Nếu ϕ_1 được sử dụng như một đồng hồ cho quá trình tiền nạp, thì nó phải có độ dài đủ để hoàn thành quá trình tiền nạp cho nút ở trường hợp xấu nhất trong mạch. Thông thường, điều này có thể xảy ra ở đường dẫn bit bộ nhớ truy cập ngẫu nhiên (RAM). Sự trễ giữa các đồng hồ phải được lựa chọn để đảm bảo với trường hợp lệch (skew) tồi tệ nhất thì các đồng hồ cũng không chồng lấn nhau. Sự lệch xung đồng hồ có thể xảy ra ở hai dạng. Dạng thứ nhất được minh họa trong hình 3.35 [2]. Ở dạng này, các đồng hồ được sử dụng cho một chốt (latch) đã chạy qua các đường có độ trễ khác nhau trước khi đến chốt. Hiện tượng lệch xảy ra khi cả hai đồng hồ đều đồng thời ở mức lô-gic cao làm cho hai cổng phát trong mạch chốt trở thành trong suốt.



Hình 3.35 Sự lệch đồng hồ và sự chậm các cạnh

Một kiểu lệch khác có thể xảy ra thậm chí khi các đồng hồ bao trùm nhau một cách hoàn chỉnh như được minh họa trong hình 3.35 (hình dưới). Ở đây, thời gian nâng và hạ chậm đến mức cả một chu kỳ của vùng chuyển đổi khiến cho các công phát chốt kết hợp (couple) với nhau.

Cả hai dạng này có thể dẫn đến việc giá trị sai được lưu trữ trên các tụ C_1 và tụ C_2 . Do đó, chu kỳ của các đồng hồ phải cho phép thời gian lan truyền lô-gic trong trường hợp tồi tệ nhất trong các khối tổ hợp được chốt lại.

3.4.2 Chiến lược đồng hồ 2-pha - 2-phase clocking


Trong một số trường hợp, chúng ta mong muốn giảm số lượng đường dẫn nhịp đồng hồ cần định tuyến xung quanh chip. Một trong các phương pháp giải quyết vấn đề này là sử dụng một đồng hồ 2-pha sử dụng ϕ , $\bar{\phi}$ kiểu sắp xếp.

3.4.3 Chiến lược đồng hồ 4-pha

Trong phần trước, chúng ta đã xem xét các mạch lô-gic động mà có một giai đoạn tiền nạp và một giai đoạn đánh giá. Như đã được đề cập, việc bổ sung một pha "giữ" (hold) làm đơn giản hóa việc thiết kế lô-gic của mạch động. Điều này về cơ bản là kết quả của việc loại bỏ sự chia sẻ nạp trong chu kỳ đánh giá. Tuy nhiên, các mạch lô-gic 4-pha có một nhược điểm là số lượng đồng hồ mà phải được tạo ra lớn.

3.4.4 Chiến lược đồng hồ giả 4-pha

Chúng ta có thể sử dụng một đồng hồ 4-pha như là một phương án tổng quát cho các mạch lô-gic đô-mi-nô. Tuy nhiên bằng cách sử dụng cổng lô-gic thích hợp, bất cứ tổ hợp nào của các pha có thể được tạo ra một cách cục bộ cho các mạch có yêu cầu các chiến lược đồng hồ khác nhau. Chẳng hạn, ϕ_1 có thể được sử dụng như một đồng hồ chốt tớ (slave). ϕ_2 được sử dụng cho quá trình đánh giá lô-gic mức thứ nhất. ϕ_3 được sử dụng như một đồng hồ chốt chủ (master). Và ϕ_4 được sử dụng cho quá trình đánh giá lô-gic mức thứ hai. Sơ đồ khối của chiến lược đồng hồ này được minh họa trong hình 3.36 [2].




Hình 3.36 Chiến lược đồng hồ 4-pha giả

Với các thiết kế lần đầu, các thiết kế mà thường sử dụng các cổng lô-gic tĩnh, thì chiến lược đồng hồ 2-pha giả thường được lựa chọn. Đây cũng thường là một lựa chọn phổ biến được trình bày trong các tài liệu của Mead và Conway. Bởi vì các vấn đề định tuyến tín hiệu đồng hồ được giảm thiểu, đặc biệt trong các thiết kế các đường dữ liệu (data path). Một phương pháp khác, một đồng hồ một pha duy nhất cùng với các chốt được minh họa trong hình 3.37 [2] có thể được sử dụng ở những thiết kế mà mật độ không phải là một vấn đề. Các cổng động có thể được sử dụng bằng cách áp dụng các mạch lô-gic 2-pha.

Với các mạch bít nối tiếp, các mạch mà trong đó việc định tuyến tín hiệu đồng hồ và độ phức tạp của các mạch flip-flop là quan trọng thì một sơ đồ đồng hồ 2 hoặc 4-pha là thích hợp nhất.

Chiến lược đồng hồ 4-pha giả có thể nói là một chiến lược phổ thông nhất bởi vì nó cho phép xây dựng bất cứ dạng thức lô-gic nào bằng việc tạo ra đồng hồ on-chip thích hợp.



Hình 3.37 Chiến lược đồng hồ một pha duy nhất


3.5 Cấu trúc vào ra (I/O)

Trong các cấu trúc mạch CMOS, thì các cấu trúc vào ra (I/O) yêu cầu phần lớn kỹ năng thiết kế mạch kèm theo với sự hiểu biết quá trình sản xuất một cách chi tiết.

3.5.1 Tổ chức chung

Thông thường thì các chân đế I/O thường được sản xuất với độ cao và bề rộng không đổi với các điểm liên kết ở những vị trí xác định cụ thể. Kích thước của các chân đế được xác định thông thường bằng kích thước tối thiểu mà một dây hàn (a bond wire) có thể được đính vào. Giá trị này thường vào khoảng $150\mu\text{m} \times 150\mu\text{m}$. Ngoài ra, sẽ thuận lợi hơn nếu một vị trí

cố định cho V_{DD} , V_{SS} và các dây dẫn điều khiển toàn cục khác. Hình 3.38 [2] minh họa một số khái niệm này.




Hình 3.38 Các layout chân đế phổ biến

Trong minh họa có trình bày các cách sắp đặt các thành phần khác nhau. Bề rộng bus nguồn và đất có thể được tính toán từ các ước lượng ứng với trường hợp xấu nhất của công suất tiêu tán của die và từ việc cân nhắc để cung cấp các điện áp tốt. Nhiều chân đế nguồn và đất có thể được sử dụng để nhằm giảm nhiễu. Một số nhà thiết kế ủng hộ việc đặt hiệu điện thế mạch thấp nhất (V_{SS}) ở rãnh ngoài cùng. Với tâm niệm này, một chương trình tạo khung có thể dễ dàng được xây dựng. Chương trình sử dụng một mô tả đơn giản của thứ tự chân đế và tạo ra một khung chân đế hoàn chỉnh. Một mô tả điển hình có thể như sau:

```
LEFT;
    INPUT A
    INPUT B
TOP;
    VDD VDD
    INPUT C
RIGHT;
    OUTPUT Z
```

OUTPUT Y
 BOTTOM;
 OUTPUT W
 VSS VSS

Khi đó, khung I/O thu được được minh họa trong hình 3.39 [1].




Hình 3.39 Việc tạo khung I/O

3.5.2 Các chân đế V_{DD} và V_{SS}

Các chân đế V_{DD} và V_{SS} có thể dễ dàng được thiết kế và bao gồm một chân đế kim loại nối với các bus thích hợp. Vấn đề không đồng phẳng có thể nảy sinh với một trong các chân đế. Các đường đứt này có thể được hoàn thiện bằng đường si-líc đa tinh thể như minh họa trong hình 3.40 [2].

Một cách khác, công nghệ kim loại hai lớp cho phép tạo các đường cắt ngang tốt, bằng cách cung cấp một số lượng lớn các via sử dụng trong liên kết. Do đó, không có lý do gì để giảm kích thước của các chân đế tới các liên kết rãnh nguồn.



Hình 3.40 Thiết kế chân đế V_{DD}

3.5.3 Các chân đế đầu ra

Điều đầu tiên và trước hết, một chân đế đầu ra phải có khả năng kích đủ để đạt được thời gian nâng (lên - rise) và xuống (fall) chính xác cho một tải dung kháng xác định. Nếu chân đế kích các tải không phải CMOS thì bất cứ đặc tuyến một chiều (DC) được yêu cầu nào

phải được thỏa mãn. Trong phần này, chúng ta chỉ tập trung vào các chân đế để kích các tải CMOS. Với một dung kháng tải cho trước và mục tiêu thời gian lên và xuống xác định, các kích thước transistor đầu ra phải được tính toán từ các công thức thiết kế xác định. Thường chúng yêu cầu thực hiện bộ đệm để kết nối một tải thấp hơn vào mạch. Như đã đề cập, tỉ lệ 2,7 là tối ưu cho tốc độ hoạt động. Tuy nhiên, một tỉ lệ tăng vào khoảng 2-10 sẽ làm việc chính xác hơn. Thông thường, trong một chân đế, một mạch đảo hai tầng được sử dụng để tạo ra một tầng đầu ra không đảo.

Với các kích thước transistor đã được ước lượng, chúng ta có thể bắt đầu việc thực hiện layout. Vì các transistor lớn thường được sử dụng và các dòng I/O thường cao, khả năng dễ bị chốt (latch-up) là cao nhất trong các cấu trúc I/O. Do đó, các chỉ dẫn trong việc thực hiện layout phải được tuân thủ. Điều này có nghĩa là, thực hiện việc chia tách các transistor loại n và loại p và việc sử dụng các vành bảo vệ thích hợp được nối với rãnh cung cấp nguồn. Hiện tượng chốt (latch-up) sẽ cũng xảy ra khi sự tăng quá độ trên mức V_{DD} hoặc dưới mức V_{SS} . Các trường hợp này thường xảy ra tại các chân đế I/O do chúng là các giao tiếp với các mạch bên ngoài.

Khi kích các tải là các transistor lưỡng cực (TTL) với các cổng CMOS, các mức ngưỡng chuyển mạch khác nhau phải được xem xét. V_{IL} của một cổng TTL là 0,4V trong khi đó V_{OL} của một cổng CMOS là 0V. Do vậy, chúng ta không gặp phải vấn đề gì trong trường hợp này. V_{IH} của một cổng TTL là 2,4V trong khi đó V_{OH} của một cổng CMOS là 5V (với một nguồn cung cấp 5V) và do đó cũng không gặp phải vấn đề gì trong trường hợp này. Ở trạng thái thấp, bộ đệm CMOS phải có khả năng làm "chìm" (sink) 1,6mA cho một tải TTL chuẩn với một hiệu điện thế $V_{OL} < 0,4V$. Với các transistor kích thông thường, điều này thường không phải là vấn đề.

3.5.4 Các chân đế đầu vào


Việc thiết kế các chân đế đầu vào có thể thực hiện song song với việc thiết kế các chân đế đầu ra với chú ý đến kích thước của transistor. Thường các transistor được sử dụng trong các chân đế đầu ra có thể được sử dụng thay thế. Tuy nhiên phải quan tâm đến một khuyến cáo bổ sung. Liên kết cổng của một transistor MOS có trở kháng đầu vào rất cao (khoảng 10^{12} đến $10^{13}\Omega$). Ngưỡng điện áp mà lớp ô-xít bị đánh thủng và bẻ gãy là vào khoảng 40-400V. Giá trị điện áp mà có thể tạo trên một cổng được xác định như sau:


$$V = \frac{I\Delta t}{C_g} \quad (3.1)$$

Trong đó, V là điện áp trên cổng, I là dòng điện nạp, Δt là thời gian cần thiết để nạp cổng và C_g là dung kháng của cổng.

Từ công thức, nếu $I=10\mu A$, $C_g=0,03pF$ và $\Delta t=1\mu s$ thì điện áp xuất hiện trên cổng xấp xỉ vào khoảng 330V. Thường một tổ hợp của một điện trở và các kẹp đi-ốt (diode clamps) (bảo vệ tĩnh điện) được sử dụng để hạn chế điện áp phá hủy tiềm tàng này. Một mạch điện hình được minh họa trong hình 3.41 [2] cùng với hai layout có thể của nó. Các đi-ốt kẹp D_1 và D_2 đóng (turn on) nếu điện áp tại nút X tăng trên mức V_{DD} hoặc giảm xuống dưới mức V_{SS} . Điện trở R được sử dụng để hạn chế dòng đỉnh chạy qua các đi-ốt trong trường hợp có sự thông qua của một điện áp không bình thường. Giá trị điện trở thường được chọn trong

khoảng $200\Omega - 3k\Omega$. Trở kháng này kết hợp với dung kháng đầu vào C sẽ tạo ra một hằng số thời gian RC, hằng số này cần phải xem xét trong các mạch tốc độ cao. Một điện trở bằng silic đa tinh thể thường được lựa chọn cho điện trở khuếch tán trong quá trình p-well, vì nó làm giảm khả năng tạo dòng phun (injection) nạp bổ sung vào lớp đế, dòng mà có thể góp phần dẫn đến hiện tượng chột. Trong một quá trình n-well, một mạch I/O toàn transistor loại n có thể được thiết kế. Trong trường hợp này, các điện trở bảo vệ được khuếch tán n^+ , cũng như các thiết bị "đâm thủng" loại n (punch-through), có thể được sử dụng. Một thiết bị "đâm thủng" có vùng khuếch tán cực nguồn và cực máng khoảng cách rất gần và không có cực cửa. Thiết bị này tạo khả năng bảo vệ bằng cơ chế "thác lũ" (avalanching) ở điện áp khoảng 50V. Khi đó, không cần thiết phải thêm một giếng nào vào trong cấu trúc I/O loại này.






Hình 3.41 Chân đế đầu vào với bảo vệ phóng tĩnh điện

Khi thực hiện giao tiếp lô-gic TTL với CMOS, sẽ thuận lợi hơn nếu đặt điểm chuyển mạch của bộ đảo đầu vào ở giữa vùng chuyển mạch của TTL. $V_{OL}=0,4V$ và $V_{OH}=2,4V$ cho TTL. Như vậy, điểm chuyển mạch phải vào khoảng gần $1,4V$. Điều này có thể đạt được bằng cách tỉ lệ hóa các transistor bộ đảo hoặc sử dụng điện áp tham chiếu. Một cách khác, đầu ra TTL có thể sử dụng một điện trở bổ sung nối với nguồn cung cấp $5V$ để cải thiện V_{OH} của TTL. Điện trở này có thể được thêm vào bên trong của chân đế dưới dạng một transistor loại P.

3.5.5 Các chân đế 3 trạng thái

Một chân đế 3 trạng thái có thể được xây dựng dựa trên mô hình cấu trúc bộ đảo 3 trạng thái. Hoặc một cách thực hiện khác được minh họa trong hình 3.42 [2]. Các thực hiện theo minh họa này sẽ cho tốc độ hoạt động nhanh hơn vì nó giảm số lượng transistor mắc nối tiếp. Tuy nhiên cần phải chú ý đến việc chuyển mạch bộ đệm sao cho có thể ngăn chặn được các dòng một chiều lớn chảy trong quá trình chuyển mạch.




Bảng chân lý

C	D	N	P	Đầu ra
0	X	0	1	Z (Trở kháng cao)
1	0	1	1	0
1	1	0	0	1

Hình 3.42 Sơ đồ mạch chân đế ba trạng thái

3.5.6 Các chân để hai trạng thái

Bằng cách gộp một chân để đầu vào và một chân để ba trạng thái, chúng ta có thể xây dựng một chân để hai trạng thái. Một thực hiện chân để loại này được minh họa trong hình 3.43 [2].



Hình 3.43 Sơ đồ mạch chân để hai trạng thái

Câu hỏi và bài tập ôn tập chương:

1. So sánh ưu và nhược điểm của các cấu trúc lô-gic CMOS đã học.
2. Trình bày về khả năng chống nhiễu và mức kháng nhiễu của một cổng đảo đơn giản.
3. Nêu cách xác định công suất tiêu thụ DC của một cổng đảo đơn giản? Tại sao cần quan tâm đến công suất tiêu thụ của các phần tử trong hệ thống VLSI?
4. Trình bày cấu trúc và nguyên lý hoạt động của một transistor MOSFET (n/p-E/D-MOSFET)
5. Xác định ảnh hưởng của các điện dung ký sinh liên quan đến lớp ô-xit của một transistor ở các chế độ hoạt động khác nhau.
6. Tóm lược các phương pháp thực hiện một cổng đảo đơn giản? So sánh ưu nhược điểm của các phương pháp thực hiện.
7. Xét một cổng đảo CMOS đơn giản. Thực hiện lựa chọn kiến trúc mạch, sử dụng hệ thống layout hình que phác thảo layout cho cổng đảo với kiến trúc mạch đã lựa chọn.
8. Xét một cổng AND CMOS đơn giản. Thực hiện lựa chọn kiến trúc mạch, sử dụng hệ thống layout hình que phác thảo layout cho cổng AND với kiến trúc mạch đã lựa chọn.
9. Xét một cổng OR CMOS đơn giản. Thực hiện lựa chọn kiến trúc mạch, sử dụng hệ thống layout hình que phác thảo layout cho cổng OR với kiến trúc mạch đã lựa chọn.
10. Xét một cổng NAND CMOS đơn giản. Thực hiện lựa chọn kiến trúc mạch, sử dụng hệ thống layout hình que phác thảo layout cho cổng NAND với kiến trúc mạch đã lựa chọn.
11. Xét một cổng NOR CMOS đơn giản. Thực hiện lựa chọn kiến trúc mạch, sử dụng hệ thống layout hình que phác thảo layout cho cổng NOR với kiến trúc mạch đã lựa chọn.
12. Xem xét việc thiết kế một cổng đảo n-MOS đơn giản tải trở kháng. Biết $V_{DD} = 5V$; $k'_n = 30\mu A/V^2$; $V_{TH0} = 1V$; $V_{OL} = 0,2V$
 - a) Xác định W/L của cổng đảo biết $R_L = 50k\Omega$
 - b) Khảo sát các thiết kế có thể (các cặp có thể của W/L và R_L) với công suất tiêu thụ của mỗi thiết kế.

13. Xem xét việc thiết kế một cổng đảo n-MOS đơn giản tải trở kháng. Biết $V_{DD} = 5V$; $k'_n = 20\mu A/V^2$; $V_{TH0} = 0,8V$; $R_L = 200k\Omega$; và $W/L = 2$.

- a) Xác định các mức điện áp quan trọng của cổng đảo (V_{OL} , V_{OH} , V_{IL} , V_{IH})
- b) Xác định mức chống nhiễu của cổng đảo ? Có nhận xét gì về kết quả ?

14. Xem xét việc thiết kế một cổng đảo CMOS đơn giản. Biết $V_{DD} = 3,3V$; $V_{TH0,n} = 0,6V$; $V_{TH0,p} = -0,7V$; $k_n = 200\mu A/V^2$; $k_p = 80\mu A/V^2$.

- a) Xác định các mức điện áp quan trọng của cổng đảo (V_{OL} , V_{OH} , V_{IL} , V_{IH})
- b) Xác định mức chống nhiễu của cổng đảo ? Có nhận xét gì về kết quả ?

PTE

Chương 4 Thiết kế các hệ thống con CMOS

4.1 Giới thiệu

Trong các chương trước đã đề cập đến thiết kế mạch lô-gic CMOS cơ bản. Trong chương này sẽ đề cập đến thiết kế hệ thống con CMOS (CMOS subsystem) với các lựa chọn tương thích với mạch CMOS. Các lựa chọn có thể là thời gian thiết kế, công suất thấp, hoặc tốc độ cao, hoặc là các tổ hợp của các lựa chọn này.

Trước tiên, xét ví dụ đối với các bộ cộng trong một mạch thiết kế ở mức transistor có nhiều tùy chọn. Và dĩ nhiên, chúng ta hy vọng rằng các hệ thống thiết kế mạch cao cấp có thể cho phép thiết kế được các hệ thống con trong từng lựa chọn cụ thể. Theo sau mục các bộ cộng là bộ đếm nhị phân và bộ nhân sẽ được trình bày. Tiếp đó là việc thiết kế bộ ghi dịch, bộ nhớ và đường dữ liệu.

4.2 Bộ cộng và các hàm liên quan

Các bộ cộng tạo nên các phần tử quan trọng trong nhiều mạch điện tử. Bảng 4.1 thể hiện một bảng sự thật cho một mạch cộng toàn phần (còn được gọi là bộ cộng đầy đủ) cùng với một vài hàm sẽ được sử dụng trong các trình bày liên quan đến bộ cộng trong phần này.

A và B là các đầu vào của bộ cộng, C là đầu vào nhớ (hoặc còn gọi là chân mang - carry input), SUM là đầu ra tổng, và CARRY là đầu ra nhớ. Một tín hiệu sinh $G(A,B)$ xuất hiện khi có một tín hiệu CARRY được sinh ra bên trong bộ cộng. Khi tín hiệu lan truyền, $P(A+B)$ xuất hiện thì nhớ đầu vào trong tín hiệu C được truyền đến đầu ra nhớ (CARRY) nếu nhớ đầu vào C tồn tại (true).

Bảng 4.1: Bảng sự thật

C	A	B	A.B(G)	A+B(P)	A⊕B	SUM	CARRY
0	0	0	0	0	0	0	0
0	0	1	0	1	1	1	0
0	1	0	0	1	1	1	0
0	1	1	1	1	0	0	1
1	0	0	0	0	0	1	0
1	0	1	0	1	1	0	1
1	1	0	0	1	1	0	1
1	1	1	1	1	0	1	1

4.2.1 Bộ cộng tổ hợp - Combinational Adder


Một trong những phương pháp đơn giản nhất để thiết kế một bộ cộng là ghép các cổng logic lại để đạt được các hàm logic cơ bản nhất định. Từ bảng sự thật ta có:

$$SUM = ABC + \overline{A}BC + A\overline{B}C + \overline{A}\overline{B}C \quad (4.1)$$

$$CARRY = AB + AC + BC = AB + C(A + B) \quad (4.2)$$

Sơ đồ cổng được vẽ trong hình 4.1 (hình a) [2] và sơ đồ transistor được thể hiện trong hình 4.1 (hình b). Vì tín hiệu nhớ đầu ra ($\overline{CARRY}$) được sử dụng trong việc tạo ra hàm tổng SUM, hàm SUM sẽ bị trễ tương ứng với CARRY. Điều này đúng với việc sử dụng của một mạch như vậy trong một bộ cộng n-bit song song. Ở đây, tín hiệu CARRY được phép có “độ

gọn” qua các tầng, như minh họa trên hình 4.2 (hình a) [2]. Trong trường hợp này, sự trễ của tín hiệu nhớ phải được giảm thiểu, bởi vì độ trễ của bộ cộng là $T_a = nT_c$, với T_a là tổng thời gian cộng, n là số tầng, và T_c là thời gian trễ của một tầng. Để tối ưu hóa độ trễ của tín hiệu nhớ, ta có thể loại bỏ đi bộ đảo tại lối ra của cổng nhớ. Và vì vậy mọi tầng khác sẽ hoạt động với dữ liệu phần bù, như thể hiện trên hình 4.2 (hình b). Kết quả là trễ tín hiệu nhớ được giảm đáng kể.





Hình 4.1 Sơ đồ mạch cộng tổ hợp


Hình 4.3 minh họa một bộ cộng nối tiếp. Tại thời điểm t , tổng SUM được tính và chân mang CARRY lưu giữ trong flip-flop. Tại thời điểm $t + 1$, phép tính tổng sẽ lấy CARRY(t) để tính tổng mới SUM.

Trong ứng dụng này, các trễ tại chân SUM và CARRY là một ưu điểm khi có tần số xung đồng hồ nhanh nhất tại đó bộ cộng có thể hoạt động.


Khi xét chi tiết sơ đồ của một bộ cộng tổ hợp, bằng cách tối ưu hóa chân mang thì ta có thể làm giảm đi độ gọn của tín hiệu mang trễ. Điều này đặc biệt có nghĩa đối với bộ cộng song song.




Hình 4.2 Bộ cộng có nhớ gọn n-bit



Hình 4.3 Sơ đồ bộ cộng nối tiếp



Hình 4.4 Sơ đồ của cổng mạng và cổng của transistor



Hình 4.5 Các thiết kế layout của bộ cộng tổ hợp


Sơ đồ transistor cho trạng thái mạng được minh họa trên hình 4.4. Hình này thể hiện một cách rõ ràng hơn việc ảnh hưởng của số hạng P và G được đề cập trước. Chú ý là chuỗi p

không giống như chuỗi n. Trạng thái tổng SUM cũng được giới thiệu theo dạng tương tự như vậy. Chúng ta có thể bắt đầu thiết kế lớp vật lý bằng cách sử dụng kích thước đơn vị của các transistor loại n và p. Với các dạng layout được giới thiệu cho đến lúc này, có hai loại layout được minh họa trên hình 4.5 là thích hợp với bộ cộng tổ hợp. Sự lựa chọn tỷ số cạnh có thể phụ thuộc vào môi trường thiết kế. Ví dụ, đối với đường dẫn số liệu có chiều cao phải được tối thiểu hóa thì hình vẽ 4.5 (hình a) (xếp chồng transistor tối thiểu) sẽ được lựa chọn. Hình 4.5 (hình b) minh họa một thiết kế “độ rộng tối thiểu”. Hình 4.5 (hình c) đưa ra một thiết kế liên kết giữa mẫu hình 4.5 (hình a) và 4.5 (hình b). Từ khi thiết kế layout cơ bản được xác định, một vài kích thước tối ưu của transistor có thể được tính toán. Việc này chỉ thực sự cần thiết nếu sau khi mô phỏng mà bộ cộng vẫn có tốc độ tính toán chậm. Lưu ý rằng nếu như thiết kế cổng CMOS tĩnh một cách chính xác thì nó luôn hoạt động chính xác. Các tối ưu sau đây trong thiết kế bộ cộng có thể được thực hiện (như trong hình vẽ 4.4):


1. Sắp xếp các transistor chuyển mạch bởi chân tín hiệu mang (C) gần với chân lối ra. Do đó nó sẽ cho phép các tín hiệu lối vào thiết lập cực của sao cho các transistor ít bị ảnh hưởng bởi hiệu ứng thân (body effect).
2. Thiết kế tất cả các transistor có cực cửa nối tới chân $\overline{CARRY}$ để tính tổng sẽ có kích thước bé nhất. Điều này làm giảm tính dung của tải khi có tín hiệu. Và tín hiệu này sẽ được dẫn qua các vùng khuếch tán của cực cửa.
3. Ta có thể xác định kích thước của các transistor nối tiếp bằng mô phỏng. Điều này có thể có hoặc không làm tăng kích thước của các transistor mắc nối tiếp loại n hay loại p. Ví dụ, qua mô phỏng có thể tăng kích thước của các transistor nối tới chân A và B trong cực cửa của một bộ cộng có gọn tín hiệu mang, vì những tín hiệu này sẽ có đủ thời gian để xác lập tại các bit cao của bộ cộng trong khi tín hiệu mang có độ gọn. Nó có thể làm tăng kích thước của transistor C trong cực cửa để vượt qua các ảnh hưởng của tụ phân tán. Đối với một bộ cộng song song, các transistor cực cửa bộ tổng SUM có thể được thiết kế với kích thước tối ưu, trong khi đó, với một bộ cộng nối tiếp, các chân CARRY và SUM cần phải được cân đối cho phù hợp.

4.2.2 Bộ cộng tổ hợp động

Một phiên bản transistor N-P CMOS của bộ cộng ở trên được minh họa trong hình vẽ 4.6. Bộ cộng này đã được thiết kế như một bộ cộng nối tiếp và vì vậy nó có 1 bit trễ để dẫn tín hiệu mang trở lại bộ cộng, và một tín hiệu mang xác lập lại và một tín hiệu thiết lập ban đầu. Điều này cho phép bộ cộng hoạt động như là một bộ trừ bằng cách xác lập tín hiệu mang tại chu kỳ đầu tiên và đảo một cách logic số bị trừ. Một ví dụ layout được minh họa trong hình vẽ 4.7. Một vấn đề có thể xảy ra là cực cửa tích điện và phân bổ lên các điểm không tích điện. Ví dụ, điểm X trên cực cửa mang có thể phải nạp trước một cách độc lập.



Hình 4.6 Sơ đồ và layout của bộ cộng nối tiếp động: loại một lớp kim loại



Hình 4.7 Sơ đồ và layout của bộ cộng nối tiếp động: loại hai lớp kim loại
Yêu cầu tương tự có thể cần thiết đối với điểm Y trong cực của tính tổng SUM.


4.2.3 Bộ cộng cực cửa truyền

Một thiết kế khác của bộ cộng là sử dụng một cổng XOR. Hình 4.8 minh họa sơ đồ cho mạch XOR. Hoạt động của cực cửa như sau:

Khi tín hiệu A ở mức cao, $\bar{A}$ ở mức thấp. Cặp transistor 1 và 2 hoạt động như một bộ đảo, với $\bar{B}$ xuất hiện ra ở lối ra. Cổng truyền tạo bởi cặp transistor 3 và 4 mở.


Khi tín hiệu A ở mức thấp, $\bar{A}$ sẽ ở mức cao. Cổng truyền (cặp transistor 3 và 4) sẽ ngắt và vì vậy truyền tín hiệu ở B đến lối ra. Lúc này, cặp đảo (cặp transistor 1 và 2) sẽ bị vô hiệu.

Vì vậy, cấu hình của loại transistor này tạo ra một nhóm 6 (hoặc 4) cổng transistor XOR. Nếu đảo chân nối A và $\bar{A}$, ta tạo ra một cổng XNOR.




Hình 4.8 Sự truyền của cực cửa XOR

Bằng cách sử dụng bốn cực cửa truyền, bốn bộ đảo, và hai mạch XOR, một bộ cộng có thể được hình thành như thể hiện trên hình vẽ 4.9. Từ bảng sự thật cho bộ cộng, ta có thể thấy rằng khi $A \oplus B$ là đúng, $SUM = \bar{C}$. Khi $A \oplus B$ là sai, $SUM = C$. Tương tự, khi $A \oplus B$ là đúng, $CARRY = C$, khi $A \oplus B$ là sai, $CARRY = A$ (hoặc B). Thiết kế của bộ cộng này gồm có 24 transistor, giống như đối với mạch cộng tổ hợp. Tuy nhiên, nó có ưu điểm là có cùng thời gian trễ của cả hai chân SUM và CARRY. Hơn nữa, các tín hiệu ở chân SUM và CARRY là không đảo. Hình vẽ 4.10 minh họa một sơ đồ thiết kế hoàn chỉnh.




Hình 4.9 Bộ cộng cực cửa truyền



Hình 4.10 Sơ đồ thiết kế hoàn chỉnh của bộ cộng cực cửa truyền

Hình vẽ 4.11 thể hiện một thiết kế layout cho bộ cộng cực cửa truyền. Thiết kế layout này tương đối khác với thiết kế của cực cửa bù. Cấu trúc của bộ hợp kênh hai chiều đã được đề cập ở chương trước có thể tương tự trong việc thiết kế này.



Hình 4.11 Layout của bộ cộng cực cửa truyền

4.2.4 Bộ cộng nhớ trước

Sự phát triển tuyến tính của bộ cộng mang trễ với kích thước của các bit lỗi vào có thể được cải thiện bằng cách tính toán các tín hiệu mang cho mỗi trạng thái song song. Tín hiệu mang của trạng thái thứ i , C_i , được tính như sau:

$$C_i = G_i + P_i C_{i-1} \quad (4.4)$$

Trong đó:

$$G_i = A_i B_i \text{ tín hiệu sinh} \quad (4.5)$$

$$P_i = A_i + B_i \text{ tín hiệu truyền} \quad (4.6)$$

Triển khai công thức trên dẫn đến:

$$C_i = G_i + P_i G_{i-1} + P_i P_{i-1} G_{i-2} + \dots + P_i \dots P_1 C_0 \quad (4.7)$$

Tổng S_i được tính bởi:

$$S_i = C_{i-1} \otimes A_i \oplus B_i \text{ nếu } P_i = A_i \oplus B_i \quad (4.8)$$


Kích thước của các cực cửa cần cho việc thiết kế sơ đồ của bộ cộng nhớ trước rõ ràng là có thể rất lớn. Do đó, số bậc nhớ trước thường được giới hạn khoảng bằng 4. Bốn trạng thái của nhớ trước là:

$$C_1 = G_1 + P_1 C_0$$

$$C_2 = G_2 + P_2 G_1 + P_2 P_1 C_0$$

$$C_3 = G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 C_0$$

$$C_4 = G_4 + P_4 G_3 + P_4 P_3 G_2 + P_4 P_3 P_2 G_1 + P_4 P_3 P_2 P_1 C_0$$




Hình 4.12 Sơ đồ trạng thái nhớ trước 4 bit đầy đủ


Thiết kế khả thi cổng nhớ đối với bộ cộng nhớ trước 4 bit được minh họa trên hình vẽ 4.12. Chú ý là các cực cửa đã được phân chia sao cho số chân lối vào ít hơn hoặc bằng 4. Đây là tính đặc thù của bộ nhớ trước mà nó có thể được dùng trong thiết kế dây cổng hoặc các ô chuẩn. Việc thiết kế mạch và layout là hoàn toàn không có quy luật. Lấy số hạng C_4 , ta có thể biểu diễn:

$$C_4 = G_4 + P_4(G_3 + P_3(G_2 + P_2(G_1 + P_1C_0))) \quad (4.9)$$

Hàm này có thể được thực hiện như một cực cửa domino CMOS (nMOS) như thể hiện trên hình 4.13. Chân mang C_1 - C_3 được tạo ra như nhau. Nhớ rằng đường trễ chậm nhất trong mạch này có sáu transistor mắc nối tiếp. Một dạng tĩnh của cực cửa C_4 được trình bày trong hình 4.14 (hình a). Layout của cực cửa để thực hiện hàm trên được minh họa trên hình 4.14 (hình b). Mạch được sắp xếp lại để đơn giản.



Hình 4.13 Sơ đồ domino nhớ trước




Hình 4.14 Sơ đồ của cổng nhớ trước tĩnh

4.2.5 Bộ cộng mang Manchester

Ảnh hưởng của chuỗi nhớ domino có thể được tăng cường bằng cách tích trước tín hiệu tại các điểm thích hợp. Mạch ban đầu được vẽ trong hình 4.15 (hình a). Hoạt động của mạch như sau. Khi xung đồng hồ CLOCK thấp, lối ra được tích trước tín hiệu bởi một transistor p kéo lên. Khi xung CLOCK ở mức cao thì transistor n kéo xuống sẽ hoạt động. Nếu chân mang khởi tạo (A.B) là đúng thì lối ra sẽ xả tín hiệu. Nếu chân mang lan truyền (A + B) là đúng thì chân mang trước đó có thể tạo cặp với chân lối ra, và xả tín hiệu một cách có điều kiện. Lưu ý là trong mạch này chân $\overline{CARRY}$ sẽ được truyền tín hiệu.

Ta có thể xây dựng một bộ cộng 4 bit kết nối 4 tầng như vậy lại và xây dựng một mạch để cấp những tín hiệu cần thiết. Do đó người ta gọi chung là bộ cộng nhớ Manchester. Vì thế, một bộ cộng 4 bit có thể được thiết kế như trong hình vẽ 4.15 (hình b). Ở đây ta không cần các cổng nhớ trung gian khi các giá trị nhớ là phù hợp trong mạch điện này. Chúng ta đã chọn thiết kế một mạch cộng 4 bit để làm giảm số transistor truyền nối tiếp, và vì vậy giảm được hiệu ứng thân (body effect) của transistor. Nếu tất cả các tín hiệu lan truyền là đúng, chân C ở mức cao, sáu transistor n nối tiếp sẽ làm hạ thấp tín hiệu ở chân lối ra. Trường hợp kém nhất này, thời gian lan truyền có thể được cải thiện bằng cách kết nối bốn trạng thái nếu như tất cả các tín hiệu mang truyền là đúng. Mạch điện bổ xung cần thiết cho vấn đề này được


minh họa trên hình vẽ 4.16. Nó bao gồm một cổng NAND động, và cổng NAND này tạo tín hiệu đi qua nếu tất cả tín hiệu truyền mang là đúng. Mặc dù các mạch điện là tương tự, tụ điện tại các điểm trung gian trong cổng nhớ trước là xấp xỉ 1/2 của chuỗi Manchester. Vì thế sự sắp xếp này sẽ làm tăng tốc độ của bộ cộng. Số xếp tầng của các trạng thái tốt nhất có thể được tính toán đối với từng công nghệ bằng cách mô phỏng.




Hình 4.15 Sơ đồ mạch của chuỗi nhớ Manchester

Hình 4.17 minh họa một layout cho bộ cộng này. Trong mạch sử dụng hai chuỗi nhớ song song, một để truyền tín hiệu mang và một để cung cấp tín hiệu nhớ cho việc tạo ra tín hiệu ở chân SUM. Tín hiệu sau đó sẽ qua nhiều tải và sẽ làm chậm chuỗi nhớ nếu như nó được dùng như là một chuỗi nhớ duy nhất. Một dải nằm ngang 1 bit bao gồm tín hiệu truyền

nhớ và một khối khởi tạo, hai chuỗi nhớ, và khối tính tổng. Các ô cuối cùng trong chuỗi nhớ khác một chút để có các cổng cần thiết.



Hình 4.16 Mạch nhớ trước Manchester



Hình 4.17 Sơ đồ thiết kế mạch của bộ cộng Manchester

4.2.6 Bộ cộng nhớ trước nhị phân

Nhắc lại các phương trình đối với bộ cộng nhị phân:

$$C_i = G_i + P_i C_{i-1}$$

$$P_i = A_i + B_i \text{ hoặc } A_i \oplus B_i$$

$$G_i = A_i B_i$$

$$S_i = C_{i-1} \oplus P_i \text{ (nếu } P_i = A_i \oplus B_i \text{)}$$

Cả hai G_i và P_i có thể được xác định trong khoảng thời gian cố định, vì vậy C_i là thời gian tới hạn duy nhất cần được tính toán. Ta có thể định nghĩa một toán tử mới là o mà nó có phương trình như sau:

$$(g, p) o (g', p') = (g + (p, g'), p.p') \quad (4.10)$$


Trong đó, g, p, g', và p' là các biến lô-gic. Có thể thấy rằng toán tử mới có tính kết hợp, và tín hiệu nhớ có thể được xác định:

$$C_i = G_i$$

Trong đó:

$$(G_i, P_i) = \begin{cases} (g_1, p_1) & (i=1) \\ (g_i, p_i) \dots o \dots (G_{i-1}, P_{i-1}) & (2 \leq i \leq n) \\ (g_i, p_i) o (g_{i-1}, p_{i-1}) \dots o \dots (g_1, p_1) \end{cases} \quad (4.11)$$


Tính liên kết của toán tử o cho phép thực hiện các thành phần đã được kết hợp trong cấu trúc dạng cây nhị phân. Hình 4.18 minh họa một dạng tổng quát hóa của bộ cộng nhớ trước. Bộ cộng này được tạo thành từ các số hạng sinh G và P, khối nhớ, và một khối tính tổng.



Hình 4.18 Sơ đồ của bộ cộng nhớ trước

Khối nhớ được thể hiện chi tiết hơn trong hình vẽ 4.19 đối với bộ cộng 4 bit. Nhớ rằng cấu trúc nhớ trước được thực hiện khi một cây nhị phân theo sau bởi một cây nhị phân đảo. Thời gian lan truyền nhớ trong cấu trúc này tỷ lệ với $\log_2$ của kích thước bộ cộng. Hình 4.20 thể hiện bảng thiết kế một bộ cộng 4 bit và các sơ đồ mạch được trình bày trong hình 4.21. Nếu ta sử dụng công bù thì hàm o có thể được thực hiện: $(g, p) o (G, P) = ((g + (p.G), \overline{p.P})$.


Biến đổi các cột sử dụng hàm đảo, $(g, p) \circ (G, P) = (\overline{g(p+G)}, \overline{p+P})$. Thêm vào đó, các tín hiệu được đếm tại các điểm không có bộ xử lý o.



Hình 4.19 Khối nhớ của bộ cộng nhị phân nhớ trước

B_4	A_4	G0	BA	BB	WB	S0	S_4
B_3	A_3	G0	WB	WA	BA	S0	S_3
B_2	A_2	G0	BA	WB	WB	S0	S_2
B_1	A_1	G0	WB	WB	WB	S0	S_1

Hình 4.20 Bảng thiết kế cho bộ cộng nhị phân nhớ trước 4 bit



Hình 4.21 Sơ đồ của bộ cộng nhị phân nhớ trước

Thủ tục 'C' tạo ra bộ cộng n bit:

```


Adder Procedure (n bit adder)
d=2;
a=TRUE;
do{ /*normal tree portion*/
  for(i=1;i<=n;i++) /*one column*/
  {
    if((i\%d)==0 )
    {
      if (a) plot cell BA;
      else plot cell BB;
    }
  }
}
  
```

```

        else if ((i\%d)<=(d/2) )
        {
            if (i\%2) plot cell WB;
            else plot cell WA;
        }
        else plot WA;
        move cell position up;
    }
    reset cell position to bottom and move;
    right one position;
    d*=2;
    a=-a;
} while (d<=n);
d/=4;
if((3*d) > n) d/=2;
do{ /*inverse tree portion*/
    for(i=1;i<=n;i++)
    {
        imod = i\%(2*d);
        if(i<(2*d))
        {
            if (i\%2) plot cell WB;
            else plot cell WA;
        }
        else if (imod==d)
        {
            if (a) plot cell BA;
            else plot cell BB;
        }
        else if (imod == 0)
        {
            if(i\%2) plot cell WB;
            else plot cell WA;
        }
        else if (imod < d) plot WA
        else
        {
            if (i\%2) plot WB;
            else plot WA;
        }
        move cell position up;
    }
    reset cell position to bottom and;
    right one position;
    d/2=2;
    a=-a;
} while (d>=1);

```

Nếu như domino logic được sử dụng, hàm o có thể thực hiện được một cách trực tiếp. Một phương pháp thiết kế mạch được thể hiện trên hình 4.22.



Hình 4.22 Sơ đồ của bộ cộng nhị phân nhớ trước

4.2.7 Bộ cộng lựa chọn nhớ

Một cách khác để làm tăng tốc độ bộ cộng là sử dụng bộ cộng lựa chọn nhớ. Sơ đồ cơ bản của bộ cộng này trên hình 4.23 (hình a). Hai cấu trúc của bộ cộng nhớ không đồng bộ được tạo ra, một cấu trúc có tín hiệu nhớ vào ở mức 0, và cấu trúc kia có tín hiệu nhớ vào ở mức 1. Cấu trúc này được lặp lại đối với một bộ cộng có kích thước cụ thể, ví dụ là 4 bit. Trạng thái nhớ trước đó sau đó lựa chọn tín hiệu thích hợp của tổng bằng cách sử dụng bộ hợp kênh hoặc mạch cộng ba trạng thái. Trạng thái nhớ trước đó và trạng thái nhớ tăng được dẫn để tạo thành tín hiệu nhớ ở trạng thái kế tiếp. Để tối ưu hóa hơn nữa, với mỗi bộ cộng không đồng bộ tiếp theo có thể được mở rộng thêm 1 tầng để tính đến độ trễ trong cổng nhớ trước. Do đó, đối với một bộ cộng 32 bit, số trạng thái là 4-4-5-6-7-6, như trên hình 4.23 (hình b). Điều này tạo ra một bộ cộng với xấp xỉ $(4 + 1 + 1 + 1 + 1 + 1)$, hoặc là 9 cổng trễ cho 32 bit thêm vào. Các bộ cộng không đồng bộ có thể được thiết kế có tính động, tĩnh, hoặc có kết hợp với cả hai thuộc tính.


4.2.8 Bộ tạo chẵn lẻ

Có một hàm liên quan đến cộng nhị phân đó là hàm tạo chẵn lẻ (parity). Thông thường, cần thiết tạo một từ chẵn lẻ, chẳng hạn 16 hoặc 32 bit. Hàm có dạng:

$$PARITY = A_0 \oplus A_1 \oplus \dots \oplus A_n \quad (4.12)$$

Hình 4.24 (hình a) minh họa một thực hiện thông thường của hàm nêu trên. Sơ đồ sử dụng của mạch lô-gic nổi tầng thực hiện hàm kiểm tra chẵn lẻ 4-bit được trình bày trong hình


3.14. Các sơ đồ này có thể được tiếp tục ghép tầng để thực hiện hàm kiểm tra 32 bit (hình vẽ 4.24 - hình b). Mạch XOR 4-lối vào tính có thể dùng được minh họa trên hình 4.24 (hình c). Trong đường dẫn số liệu, hình 4.24 (hình a) có thể được thực hiện như một cột tuyến tính với một kênh định tuyến dạng cây nối với các cổng XOR.




Hình 4.23 Sơ đồ bộ cộng lựa chọn nhớ

4.2.9 Bộ so sánh

Bộ so sánh biên độ được dùng để so sánh biên độ của hai số nhị phân. Bộ so sánh có thể được xây dựng từ một bộ cộng và bộ bù, như minh họa trên hình 4.25 (hình a). Một cách khác là dùng hàm logic truyền. Mạch này có thể là mạch bù hoặc mạch một đầu ra như đã đề cập ở chương 3 và được sử dụng như trên hình 4.25.



Hình 4.24 Bộ tạo bit kiểm tra ngang bằng




Hình 4.25 Sơ đồ cấu trúc bộ so sánh

4.3 Bộ đếm nhị phân

Các bộ đếm nhị phân được sử dụng để quay vòng qua một dãy các số nhị phân. Có hai loại bộ đếm nhị phân là đếm đồng bộ và đếm không đồng bộ.

4.3.1 Bộ đếm không đồng bộ

Một bộ đếm nhị phân có ‘mang – không đồng bộ’ được vẽ trên hình 4.26. Bộ đếm này dựa vào hai giai đoạn tĩnh của flip-flop D đã được nói đến trước đây. Một tầng của bộ đếm được minh họa trên hình 4.26 (hình a). Tầng của bộ đếm này có thể được ghép tầng như trên hình 4.26 (hình b). Nhớ rằng xung đồng hồ của mỗi tầng được thực hiện bởi bộ đếm tầng trước nó, và do đó thời gian cần thiết để ổn định là khá dài đối với một dãy các bộ đếm. Đây là một bộ đếm không đồng bộ với các lối ra thay đổi tức thì với thời gian khác nhau.



Hình 4.26 Sơ đồ của một bộ đếm không đồng bộ

4.3.2 Bộ đếm đồng bộ

Các bộ đếm đồng bộ yêu cầu một tín hiệu ‘nhớ trước’ được tạo ra, tương tự như với các bộ cộng nhanh. Các bộ đếm này có xu hướng thiết kế phức tạp hơn so với các bộ đếm không đồng bộ đơn giản, nhưng lại có ưu điểm là các tầng được định thời đồng thời và sự thay đổi của đầu ra một cách đồng bộ. Một cách thực hiện là sử dụng flip-flop D và các mạch “lái” để cấp các tín hiệu lối vào cho D. Hình vẽ 4.27 minh họa một sơ đồ mạch như vậy. Trong mạch này, tầng đầu tiên hoạt động đơn giản như một bộ chia hai tầng, với chân $\bar{Q}$ được nối về chân lối vào của flip-flop D. Các tầng tiếp theo nối tín hiệu từ Q hoặc $\bar{Q}$ trở lại D qua một bộ hợp kênh. Việc chuyển mạch này được kích hoạt khi các tín hiệu Q tại hai tầng trước là đúng (mức cao). Kiểu mạch cộng này không thực sự có cách sơ đồ layout thông thường nhưng có thể có hoạch định layout bằng việc sử dụng các ô chuẩn như trình bày trong hình 4.28. Mạch đếm này là đại diện của một loại bộ đếm có sử dụng trong hệ thiết kế ô chuẩn hoặc là chuỗi các ô chuẩn.

Một dạng khác của bộ đếm đồng bộ là bao gồm một bộ ghi và một bộ cộng. Sơ đồ tổng thể cho mạch thiết kế này được trình bày trên hình 4.29 (hình a). Một cách cơ bản, bộ đếm được bố trí như là một bộ tích lũy sao cho giá trị của nó tăng dần giống với cách của một bộ đếm. Chú ý là một bộ làm giảm (decrementor) có thể được xây dựng bằng cách thay đổi


The diagram shows a 4-bit shift register implemented with four D flip-flops. Each flip-flop has a D input, a clock input (CK), a reset input (R), and a Q output. The outputs are labeled q1, q2, q3, and q4. The circuit uses multiplexers to shift the data from one stage to the next. A common clock signal (Clk) is connected to all flip-flops. A set signal (Set) is connected to the reset inputs of all flip-flops. The output of the last stage (q4) is connected to the next stage (q1) via a multiplexer. The text "Tới các tầng kế tiếp" (To the next stages) is written at the bottom right.

reset q1 q2 q3 q4


clk Tầng 1 Tầng 2 Tầng 2 Tầng 2

vdd


vss



Hình 4.28 Sơ đồ bộ đếm đồng bộ sử dụng ô chuẩn



Hình 4.29 Các bộ đếm dung bộ làm tăng và bộ làm giảm



Hình 4.30 Sơ đồ mạch của một bộ đếm dùng bộ làm tăng tổ hợp

4.4 Bộ nhân

Mặc dù phép nhân không phải là các thao tác phổ biến như với phép cộng, tuy nhiên nó vẫn là thành phần thiết yếu của các bộ vi xử lý, các bộ xử lý tín hiệu số, và các engine đồ họa. Dạng thức cơ bản nhất của một thao tác nhân bao gồm việc tạo thành tích của hai số nhị phân (dương) không dấu. Thao tác này có thể được hoàn thành bằng việc sử dụng kỹ thuật nhân truyền thống được biết từ trường tiểu học, được đơn giản hóa với cơ số 2. Ví dụ minh họa phép nhân của hai số nguyên nhị phân 4-bít dương, 12_{10} và 5_{10} được trình bày trong hình 4.31.


1100	: 12_{10}	Số bị nhân Số nhân Các tích thành phần Tích
0101	: 5_{10}	
1100		
0000		
1100		
0000		
00111100		
	: 60_{10}	

Hình 4.31 Minh họa việc thao tác một phép nhân

Từ minh họa trên, chúng ta thấy rằng, phép nhân $M \times N$ -bit có thể được xem như được hình thành từ N phép nhân thành phần (partial product) của M bit, và sau đó tính tổng của các tích được dịch thích hợp để tạo thành một kết quả $M+N$ -bit. Chú ý rằng phép nhân nhị phân tương ứng với phép lô-gíc "và" (AND). Do đó, việc tạo ra các tích thành phần liên quan đến việc "và" lô-gíc các bit thích hợp của số nhân và số bị nhân. Mỗi cột của các tổng thành phần sau đó phải được cộng với nhau, và nếu cần, bất cứ giá trị nhớ nếu có phải được chuyển sang cột tiếp theo. Gọi số bị nhân là $Y=(y_{M-1}y_{M-2}\dots y_1y_0)$ và số nhân $X=(x_{N-1}x_{N-2}\dots x_1x_0)$. Với phép nhân không dấu, tích của phép nhân được cho trong công thức (4.13).

$$P = \left(\sum_{j=0}^{M-1} y_j 2^j \right) \left(\sum_{i=0}^{N-1} x_i 2^i \right) = \sum_{i=0}^{N-1} \sum_{j=0}^{M-1} x_i y_j 2^{i+j} \quad (4.13)$$

Hình 4.32 minh họa quá trình tạo, dịch và cộng các tích thành phần trong một bộ nhân 6×6 -bit.




Hình 4.32 Minh họa quá trình tạo, dịch và tính tổng các tích thành phần

Có rất nhiều kỹ thuật được sử dụng để thực hiện phép nhân. Một cách tổng quát, việc lựa chọn phương án thực hiện dựa trên nhiều yếu tố, chẳng hạn như độ trễ (latency), thông lượng, diện tích, và độ phức tạp của thiết kế. Một giải pháp hiển nhiên là sử dụng một bộ cộng truyền nhớ (CPA: Carry-Propagate Adder) $M+1$ -bit để thực hiện việc cộng hai tích thành phần đầu tiên, sau đó một bộ CPA khác thực hiện việc cộng tích thành phần thứ ba với tổng thu được ở bước trước (còn gọi là tổng chạy: running sum), và tiếp tục như vậy cho đến khi hoàn thành. Chúng ta thấy rằng, phương án vừa nêu yêu cầu $N-1$ bộ CPA và có tốc độ rất chậm, thậm chí ngay cả khi các bộ CPA nhanh được sử dụng. Các phương pháp song song hiệu quả hơn sử dụng kiểu mảng hoặc cây các bộ cộng đầy đủ để tính tổng các tích thành phần.


Trong phần này chúng ta bắt đầu bằng việc xem xét việc sử dụng một mảng đơn giản cho các bộ nhân không dấu, sau đó cải tiến mảng để có thể xử lý được các số bù 2 có dấu bằng cách sử dụng thuật toán Baugh-Wooley. Số lượng các tích thành phần cần tính tổng có thể được giảm nhỏ bằng cách sử dụng phép mã hóa Booth (Booth encoding) và số lượng các mức lô-gíc cần thiết để thực hiện việc tính tổng có thể được giảm nhỏ bằng việc sử dụng các cây Wallace (Wallace tree). Tuy nhiên, các cây Wallace thường phức tạp cho việc thực hiện layout và thường có các dây dẫn dài, bất thường. Do đó, các cấu trúc lai ghép mảng/cây thường được chú ý nhiều hơn.

2) Mạch nhân mảng không dấu

Các bộ nhân nhanh thường sử dụng các bộ cộng lưu nhớ (CSA: Carry-Save Adder) để tính tổng các tích thành phần. Hình 4.33 minh họa một bộ nhân mảng 4×4 cho các số không dấu sử dụng một mảng các CSA. Mỗi ô chứa một cổng AND 2-đầu vào tạo thành một tích thành phần và một bộ cộng đầy đủ (CSA) để cộng các tích thành phần vào tổng chung.



Hình 4.33 Bộ nhân mảng



Hình 4.34 Bộ nhân mảng dạng hình chữ nhật

Hàng đầu tiên chuyển đổi tích thành phần thứ nhất thành dạng dư thừa lưu nhớ (carry-save redundant form). Các hàng tiếp theo sử dụng bộ CSA để cộng các tích thành phần tương ứng với kết quả dư thừa lưu nhớ (carry-save redundant result) thu được từ các hàng trước đó và tạo ra các kết quả dư thừa lưu nhớ mới. N bit đầu ra bậc thấp (least significant) được đưa trực tiếp từ các bộ CSA ra tổng. Các bit đầu ra bậc cao (most significant) tới trong dạng dư thừa lưu nhớ và yêu cầu một bộ cộng truyền nhớ M-bit thực hiện việc chuyển đổi thành dạng số nhị phân thông thường. Trong minh họa, bộ CPA được thực hiện như một bộ cộng chuyển nhớ (bộ cộng mà nhớ của bộ này là đầu vào của bộ kế tiếp). Vì cấu trúc mảng có quy luật, và sử dụng một loại ô duy nhất, do đó dễ dàng thiết kế và thực hiện layout. Giả sử rằng, trong một bộ CSA đầu ra nhớ nhanh hơn đầu ra tổng, khi đó đường quyết định (critical path) được đánh dấu là đường đứt nét trong minh họa. Bộ cộng có thể dễ dàng được thực hiện dạng đường hầm (pipeline) với việc đặt các thanh ghi giữa các hàng. Trong thực tế, các mạch điện được gán cho các khối hình chữ nhật trong quá trình hoạch định vị trí, do đó khối hình bình hành có thể làm lãng phí không gian. Hình 4.34 minh họa bộ cộng đã được ép để hợp với một khối hình chữ nhật.

Thành phần mấu chốt của thiết kế là một bộ CSA thu gọn. Điều này không chỉ có lợi về mặt diện tích mà còn giúp nâng cao chất lượng hoạt động bởi vì nó giúp cho các dây dẫn có độ dài nhỏ hơn và với dung kháng dây thấp hơn. Một thiết kế CSA lý tưởng có các độ trễ nhớ và trễ tổng xấp xỉ bằng nhau, bởi vì sự khác biệt lớn của các độ trễ này sẽ hạn chế chất lượng làm việc. Chú ý rằng, hàng đầu tiên của các bộ CSA cộng tích thành phần đầu tiên với một cặp 0. Điều này cho phép tạo ra một cấu trúc thông thường tuy nhiên không hiệu quả. Với sự trả giá một chút về cấu trúc thông thường mong muốn, hàng đầu tiên của các bộ CSA có thể được sử dụng để cộng ba tích thành phần đầu tiên với nhau. Bằng cách này, số lượng các hàng được giảm đi 2 và tương ứng làm giảm trễ lan truyền của các bộ cộng. Cũng có thể thực hiện việc sử dụng hàng đầu tiên của các bộ CSA để cộng một hoặc hai đầu vào khác mà không tạo ra thêm trễ. Chẳng hạn, các chip xử lý tín hiệu số thường đưa ra các đơn vị nhân tích lũy (MAC: Multiply-accumulate unit) thực hiện hàm $Y=A*B+C$ một thao tác mấu chốt cho các bộ lọc và các phép chuyển đổi. Một cách khác để cải tiến chất lượng hoạt động mảng bộ nhân là thay thế hàng cuối cùng với một CPA nhanh hơn chẳng hạn như một bộ cộng cây (tree adder). Nói tóm lại, đường quyết định của một bộ nhân mảng liên quan đến N-2 bộ CSA và một bộ CPA.

Bộ CSA là một mạch bất đối xứng: một số đầu vào nhất định có nhiều cố gắng lô-gic (logic effort: một khái niệm được đưa ra để đánh giá trễ trong các mạch CMOS) hơn các đầu vào khác. Bộ nhân có thể được thiết kế sao cho đầu ra tổng (với effort lô-gic lớn hơn) kéo theo đầu vào của tầng tiếp theo có dung kháng thấp hơn.

3) Mạch nhân mảng bù 2

Phép nhân của các số bù 2 đầu tiên có vẻ khó hơn bởi vì một số tích thành phần là âm và phải được trừ đi. Chúng ta biết rằng bit bậc cao nhất của một số bù 2 có trọng số âm. Do đó, tích được tính là:

$$\begin{aligned}
P &= \left(-y_{M-1} 2^{M-1} + \sum_{j=0}^{M-2} y_j 2^j \right) \left(-x_{N-1} 2^{N-1} + \sum_{i=0}^{N-2} x_i 2^i \right) \\
&= \sum_{i=0}^{N-2} \sum_{j=0}^{M-2} x_i y_j 2^{i+j} + x_{N-1} y_{M-1} 2^{M+N-2} - \left(\sum_{i=0}^{N-2} x_i y_{M-1} 2^{i+M-1} + \sum_{j=1}^{M-2} x_{N-1} y_j 2^{j+N-1} \right)
\end{aligned} \tag{4.14}$$

Trong công thức (4.14), hai trong số các tích thành phần có trọng số âm và do đó phải được trừ đi thay vì cộng vào. Thuật toán của bộ nhân Baugh-Wooley xử lý phép trừ bằng cách lấy các phần bù 2 của các thành phần cần phải trừ đi (tức là bằng cách đảo bit và cộng với một). Hình 4.35 minh họa các tích thành phần cần tính tổng. Hình bình hành trên cùng biểu diễn phép nhân không dấu của tất cả bit ngoại trừ các bit bậc cao nhất của các đầu vào. Hàng tiếp theo là một bit duy nhất tương ứng với tích của các bit bậc cao nhất. Hai hàng tiếp theo là phần đảo của các thành phần cần phải trừ đi. Mỗi thành phần có phần đầu ngầm ẩn và phần đuôi gồm các số 0, phần thực hiện đảo sẽ cho phần đầu và phần đuôi là các bit 1. Một bit 1 bổ sung cần được thêm vào cột bậc nhỏ nhất (least significant column) khi lấy phần bù 2.


$$\begin{aligned}
 & \sum_{i=0}^{N-2} \sum_{j=0}^{M-2} x_i y_j 2^{i+j} \\
 & x_{N-1} y_{M-1} 2^{M+N-2} \\
 & - \sum_{i=0}^{N-2} x_i y_{M-1} 2^{i+M-1} \\
 & - \sum_{j=0}^{M-2} x_{N-1} y_j 2^{N+j-1}
 \end{aligned}
 \left[
 \begin{array}{cccccc}
 y_5 & y_4 & y_3 & y_2 & y_1 & y_0 \\
 \hline
 x_5 & x_4 & x_3 & x_2 & x_1 & x_0 \\
 x_0 y_4 & x_0 y_3 & x_0 y_2 & x_0 y_1 & x_0 y_0 & \\
 x_1 y_4 & x_1 y_3 & x_1 y_2 & x_1 y_1 & x_1 y_0 & \\
 x_2 y_4 & x_2 y_3 & x_2 y_2 & x_2 y_1 & x_2 y_0 & \\
 x_3 y_4 & x_3 y_3 & x_3 y_2 & x_3 y_1 & x_3 y_0 & \\
 x_4 y_4 & x_4 y_3 & x_4 y_2 & x_4 y_1 & x_4 y_0 & \\
 x_5 y_5 & & & & & \\
 1 & 1 & \overline{x_4 y_5} & \overline{x_3 y_5} & \overline{x_2 y_5} & \overline{x_1 y_5} & \overline{x_0 y_5} & 1 & 1 & 1 & 1 & 1 \\
 1 & 1 & \overline{x_5 y_4} & \overline{x_5 y_3} & \overline{x_5 y_2} & \overline{x_5 y_1} & \overline{x_5 y_0} & 1 & 1 & 1 & 1 & 1 \\
 \hline
 p_{11} & p_{10} & p_9 & p_8 & p_7 & p_6 & p_5 & p_4 & p_3 & p_2 & p_1 & p_0
 \end{array}
 \right]$$

Hình 4.35 Các tích thành phần cho bộ nhân bù 2

							y_5	y_4	y_3	y_2	y_1	y_0
							x_5	x_4	x_3	x_2	x_1	x_0
					1	$\overline{x_5 y_0}$	$x_0 y_4$	$x_0 y_3$	$x_0 y_2$	$x_0 y_1$	$x_0 y_0$	
				$\overline{x_5 y_1}$	$x_1 y_4$	$x_1 y_3$	$x_1 y_2$	$x_1 y_1$	$x_1 y_0$			
			$\overline{x_5 y_2}$	$x_2 y_4$	$x_2 y_3$	$x_2 y_2$	$x_2 y_1$	$x_2 y_0$				
		$\overline{x_5 y_3}$	$x_3 y_4$	$x_3 y_3$	$x_3 y_2$	$x_3 y_1$	$x_3 y_0$					
	$\overline{x_5 y_4}$	$x_4 y_4$	$x_4 y_3$	$x_4 y_2$	$x_4 y_1$	$x_4 y_0$						
1	$x_5 y_5$	$\overline{x_4 y_5}$	$\overline{x_3 y_5}$	$\overline{x_2 y_5}$	$\overline{x_1 y_5}$	$\overline{x_0 y_5}$						
p_{11}	p_{10}	p_9	p_8	p_7	p_6	p_5	p_4	p_3	p_2	p_1	p_0	

Hình 4.36 Các tích thành phần được đơn giản hóa cho bộ nhân bù 2

Độ trễ của bộ nhân phụ thuộc vào số lượng các hàng tích thành phần cần được tính tổng. Mạch nhân Baugh-Wooley cải tiến giảm nhỏ số các tích thành phần bằng cách tính trước các tổng của các hằng số 1 và đẩy một số trong các thành phần lên trên thành các cột bổ sung. Hình 4.36 minh họa sự sắp xếp này. Khối hình bình hành có thể được ép thành hình chữ nhật để cho phép thực hiện việc thiết kế giống như hầu hết các mạch nhân không dấu đã biết như trong minh họa 4.37. Các cổng AND có thể được thay thế bởi các cổng NAND trong các ô gạch và các bit 1 được thêm vào vị trí của các bit 0 ở một vài đầu vào không sử dụng. Các mảng dấu và không dấu là tương tự nhau ở điểm một mảng duy nhất có thể được sử dụng cho cả hai mục đích nếu các cổng XOR được sử dụng để đảo có điều kiện một số trong các thành phần phụ thuộc vào thức làm việc.



Hình 4.37 Cải tiến Baugh-Wooley của bộ nhân bù 2

4) Mã hóa Booth

Các bộ nhân mảng đề cập trong các phần trên tính toán các tích thành phần theo cơ số 2, tức là bằng cách mỗi lần quan sát một bit của bộ nhân. Các bộ nhân cơ số 2^r tạo ra N/r tích thành phần, mỗi một tích thành phần sẽ phụ thuộc vào r bit của bộ nhân. Càng ít số tích thành phần sẽ dẫn đến mảng CSA nhỏ hơn và nhanh hơn. Ví dụ, bộ nhân cơ số 4 tạo ra $N/2$ tích thành phần. Mỗi tích thành phần là 0, Y , $2Y$ hoặc $3Y$ phụ thuộc vào một cặp bit của X . Việc tính toán $2Y$ có thể thực hiện một cách đơn giản bằng phép dịch, tuy nhiên việc tính $3Y$ là một phép nhân khó vì nó yêu cầu một phép cộng truyền nhớ chập của $Y+2Y$ trước khi quá trình tạo tích thành phần bắt đầu.


Bảng 4.2: Các giá trị mã hóa Booth cơ số 4 cải tiến

Các đầu vào			Tích thành phần	Các lựa chọn Booth		
x_{2i+1}	x_{2i}	x_{2i-1}	PP_i	x_i	$2x_i$	M_i
0	0	1	Y	1	0	0
0	1	0	Y	1	0	0
0	1	1	$2Y$	0	1	0
1	0	0	$-2Y$	0	1	1

1	0	1	-Y	1	0	1
1	1	0	-Y	1	0	1
1	1	1	-0(=0)	0	0	1

Mã hóa Booth đầu tiên được đề xuất để tăng tốc các phép nhân nối tiếp. Mã hóa Booth cải tiến cho phép hoạt động song song cơ sở cao hơn mà không tạo ra phép nhân $3Y$ khó bằng cách thay vì sử dụng các tích thành phần âm. Quan sát thấy rằng $3Y=4Y-Y$ và $2Y=4Y-2Y$. Tuy nhiên, $4Y$ trong một mảng bộ nhân cơ sở 4 là tương đương với Y trong hàng tiếp theo của mảng hàng mà mang 4 lần trọng số. Do vậy, các tích thành phần được chọn bằng cách xem xét một cặp bit cùng với bit bậc cao nhất từ cặp trước đó. Nếu bit bậc cao nhất từ cặp trước là "thật" (true) thì Y phải được cộng vào tích thành phần hiện tại. Nếu bit bậc cao nhất của cặp hiện tại là "thật", thì tích thành phần hiện tại được chọn phải âm và tích thành phần tiếp theo được tăng lên. Bảng 4.2 minh họa cách các tích thành phần được chọn, dựa vào các bit của số nhân. Các tích thành phần được tạo ra bằng cách lấy phần bù 2 của số bị nhân (có thể dịch trái đi một cột).

Trong một bộ nhân mã hóa Booth cơ sở 4, mỗi nhóm ba bit (một cặp, cùng với một bit bậc cao nhất của cặp trước đó) được giải mã thành một số đường lựa chọn (X_i , $2X_i$, và M_i , được cho trong các cột bên phải của bảng 4.2) và được kích qua hàng tích thành phần như trong minh họa hình 4.38 [12].




Hình 4.38 Bộ chọn và mã hóa Booth cơ sở 4

Số nhân Y được phân bố đến tất cả các hàng. Các đường lựa chọn điều khiển các bộ chọn Booth để chọn các bội số thích hợp của Y cho mỗi tích thành phần. Các bộ chọn Booth thay thế các cổng AND trong một bộ nhân mảng đơn giản. Hình 4.38 minh họa một thiết kế bộ chọn Booth truyền thống thực hiện việc tính bit tích thành phần thứ j của tích thành phần i . Nếu tích thành phần có độ lớn Y , thì y_i được chọn. Nếu nó có độ lớn $2Y$ thì y_{i+1} được chọn. Nếu nó âm, thì bội số được đảo ngược (và một bit 1 được cộng vào cột bậc nhỏ nhất ở trong mảng để tạo thành phần bù 2).


Thậm chí trong một bộ nhân không dấu, các tích thành phần âm phải được mở rộng dấu để được tính tổng một cách chính xác. Hình 4.39 [12] minh họa một mảng tích thành phần Booth cơ sở 4 16-bit của một bộ nhân không dấu trong đó sử dụng lược đồ kí hiệu dấu

chấm để biểu diễn bộ nhân. Mỗi dấu chấm trong mạch nhân mã hóa Booth được tạo ra bởi một bộ chọn Booth chứ không phải bởi một cổng AND đơn giản. Với mỗi tích thành phần thứ i , bit dấu $s_i = M_i = x_{2i+1}$ là 1 cho các bội số âm (những bội số trong phần nửa cuối của bảng 4.2) hoặc 0 cho các bội số dương. Chúng ta cũng quan sát thấy cách thức một bit 1 bổ sung được cộng vào bit bậc thấp nhất trong hàng tiếp theo để tạo thành phần bù 2 của các bội số âm. Bằng cách đảo ngược dây dẫn các bit 0 sẽ tạo ra dây các bit 1 trên các bội số âm. Các thành phần bổ sung làm tăng kích thước của bộ nhân. PP_8 cần phải có trong trường hợp PP_7 là âm; tích thành phần này luôn luôn bằng 0 hoặc Y bởi vì x_{16} và x_{17} bằng 0.




Hình 4.39 Các tích thành phần mã hóa Booth cơ số 4 với mở rộng dấu

Chúng ta cũng thấy các bit mở rộng dấu tất cả hoặc là các bit 1 hoặc là các bit 0. Nếu một bit 1 duy nhất được cộng vào vị trí bậc thấp nhất trong một chuỗi bit toàn 1, kết quả là một chuỗi toàn bit 0 và một bit nhớ mà bit này có thể bị bỏ qua. Do đó, một số lượng lớn các bit s trong mỗi tích thành phần có thể được thay thế bằng một số tương đương các hàng số 1 và phần đảo của s được cộng vào vị trí bậc thấp nhất, như trong minh họa hình 4.40 [12]. Các hàng số chủ yếu có thể được tối ưu hóa ngoài mảng bằng cách tính toán trước tổng của chúng. Kết quả đơn giản hóa được minh họa trong hình 4.40. Như thông thường, bộ nhân có thể được ép để phù hợp với một phân hoạch (floorplan) hình chữ nhật.



Hình 4.40 Các tích thành phần mã hóa Booth cơ số 4 với mở rộng đầu đơn giản hóa

Đường quyết định của một bộ nhân liên quan đến bộ giải mã Booth, các bộ kích (driver) đường lựa chọn, bộ chọn Booth, xấp xỉ $N/2$ CSA, và một CPA cuối cùng. Mỗi tích thành phần điền khoảng $M+5$ cột. Các bộ nhân Booth cơ số 4 53×53-bít cho các khối đầu phẩy động độ chính xác kép theo tiêu chuẩn IEEE thường nhỏ hơn khoảng 20-30% (và nhanh hơn khoảng 20%) các bộ tương ứng không sử dụng mã hóa, do đó kỹ thuật mã hóa được sử dụng một cách rộng rãi. Bộ nhân yêu cầu $M \cdot N/2$ bộ chọn Booth. Bởi vì chúng chiếm một phần lớn diện tích và chỉ một phần nhỏ đường quyết định, chúng phải được tối ưu hóa cho kích thước thay vì tốc độ.



Hình 4.41 Các tích thành phần mã hóa Booth cơ số 4 cho phép nhân có dấu

Bảng 4.3: Các giá trị mã hóa Booth cơ số 8 cải tiến

X_{i+2}	X_{i+1}	X_i	X_{i-1}	Tích thành phần
0	0	0	0	0
0	0	0	1	Y
0	0	1	0	Y
0	0	1	1	2Y

0	1	0	0	2Y
0	1	0	1	3Y
0	1	1	0	3Y
0	1	1	1	4Y
1	0	0	0	-4Y
1	0	0	1	-3Y
1	0	1	0	-3Y
1	0	1	1	-2Y
1	1	0	0	-2Y
1	1	0	1	-Y
1	1	1	0	-Y
1	1	1	1	-0(=0)

Phép nhân bù 2 có dấu cũng tương tự, nhưng việc mở rộng dấu dựa trên dấu của tích thành phần (tức là dựa vào bit bậc cao nhất của tích thành phần) thay vì đơn giản phụ thuộc vào M_i bởi vì số bị nhân có thể âm. Hình 4.41 [12] minh họa một mảng như vừa đề cập trong đó việc mở rộng bit dấu bởi $e_i = M_i \oplus y_{15}$. Cũng chú ý rằng, PP_8 , thành phần bằng Y hoặc 0 đối với phép nhân không dấu, luôn bằng 0 và có thể được bỏ qua trong phép nhân có dấu bởi vì số nhân x được mở rộng dấu sao cho $x_{17} = x_{16} = x_{15}$.

Các bộ nhân lớn có thể sử dụng phép mã hóa Booth với cơ số cao hơn. Ví dụ, phép nhân cơ số 8 thông thường giảm số các tích thành phần xuống khoảng 1/3, tuy nhiên nó yêu cầu các bội số khó là 3Y, 5Y và 7Y. Phép mã hóa Booth cơ số 8 chỉ yêu cầu một bội số khó là 3Y, như minh họa trong bảng 4.3 [12]. Mặc dù phương pháp này yêu cầu một bộ CPA trước khi thực hiện việc tạo tích thành phần, nó có thể được điều chỉnh bằng cách giảm kích thước của mảng và độ trễ. Các phép mã hóa Booth cơ số cao hơn cũng có thể được thực hiện, tuy nhiên việc tạo ra các bội số khó khác khiến cho việc tăng cơ số là không mang lại nhiều lợi ích so với các bộ nhân nhỏ hơn 64 bit. Các kỹ thuật tương tự cũng được áp dụng cho các bộ nhân cơ số cao mở rộng dấu. Một phương pháp khác cho phép nhân cơ số 8 là việc tạo các bộ số dư thừa thành phần, do đó tránh được các bội số khó. Bằng cách này, có thể cải thiện được tốc độ thực hiện, vùng diện tích, và công suất so với phương pháp mã hóa Booth cơ số 4.

5) Phép nhân cây Wallace


Chúng ta thấy rằng, một bộ CSA thực chất là một bộ "đếm bit 1" thực hiện việc cộng một số bit 1 vào các đầu vào A, B, và C và mã hóa chúng trong tổng và nhớ các đầu ra, như minh họa trong bảng 4.4 [12]. Do đó, một bộ CSA cũng được biết đến như là một bộ đếm (3,2) bởi vì nó thực hiện việc chuyển ba đầu vào thành một phép đếm được mã hóa trong hai đầu ra. Phần nhớ ngoài (carry-out) được chuyển sang cột bậc cao hơn kế tiếp, trong khi đó phần nhớ trong (carry-in) tương ứng được nhận từ cột trước đó. Do vậy, để đơn giản, một giá trị nhớ được biểu diễn như thể được chuyển trực tiếp xuống cột. Hình 4.42 [12] minh họa một lược đồ dấu chấm của một cột bộ nhân mảng mà nó tính tổng N tích thành phần một cách lần lượt sử dụng N-2 bộ CSA. Đầu ra được tạo ra trong dạng thức dư thừa lưu nhớ thích hợp cho bộ CPA cuối cùng.

Bảng 4.4: Một bộ cộng như là một bộ đếm bit 1


A	B	C	Nhớ	Tổng	Số bit 1
0	0	0	0	0	0
0	0	1	0	1	1
0	1	0	0	1	1
0	1	1	1	0	2
1	0	0	0	1	1
1	0	1	1	0	2
1	1	0	1	0	2
1	1	1	1	1	3

Chúng ta dễ thấy rằng phép cộng theo cột rất chậm bởi vì chỉ có một bộ CSA hoạt động ở một thời điểm. Một cách để tăng tốc độ phép cộng theo cột là việc thực hiện tính tổng các tích thành phần song song thay vì nối tiếp (lần lượt). Hình 4.43 [12] minh họa một cây Wallace sử dụng phương pháp vừa nêu.

Cây Wallace cần $\lceil \log_{3/2}(N/2) \rceil$ mức của các bộ cộng (3,2) để giảm N đầu vào xuống thành hai đầu ra dạng dư thừa lưu nhớ. Tuy nhiên, khi đó việc định tuyến giữa các mức trở lên rất phức tạp. Ngoài ra, dây dẫn càng dài thì dung kháng của dây càng lớn và sơ đồ cây trở lên bất thường rất khó thực hiện layout.




Hình 4.42 Sơ đồ dây chấp cho một bộ nhân mảng




Hình 4.43 Sơ đồ dây chấp cho bộ nhân cây Wallace

Một bộ nén [4:2] có thể được sử dụng trong một cây nhị phân để có thể tạo ra một layout bình thường hơn, như được minh họa trong hình 4.44 [12].




Hình 4.44 Sơ đồ dấu chấp cho một bộ nhân cây nhị phân

Một bộ nén [4:2] sử dụng bốn đầu vào cùng trọng số và tạo ra hai đầu ra. Nó có thể được xây dựng từ hai bộ đếm (3,2) như được minh họa trong hình 4.45 [12].



Hình 4.45 Xây dựng bộ nén [4:2] từ hai bộ đếm (3,2)

Trong quá trình hoạt động, nó tạo ra một giá trị trung gian được nhớ vào cột kế tiếp, và chấp nhận một nhớ từ cột trước đó, do đó thường được gọi là một bộ đếm (5,3). Chỉ có $\lceil \log_2(N/2) \rceil$ mức của các bộ nén [4:2] được yêu cầu, mặc dù mỗi một bộ có độ trễ lớn hơn của một bộ CSA. Khả năng tạo ra layout bình thường và khả năng định đường cũng làm cho bộ nhân cây nhị phân được chú ý nhiều hơn. Hình 4.46 minh họa một phương án khác thực hiện bộ nén [4:2] sử dụng số mức lô-gic ít hơn.



Hình 4.46 Một cách thiết kế bộ nén [4:2] với ít mức lô-gic hơn

6) Mach nhân lai ghép - Hybrid multiplication


Phương pháp mangle mang lại kết quả là các layout có dạng thông thường, tuy nhiên yêu cầu nhiều mức của các bộ CSA. Cấu trúc cây cho phép giảm nhỏ mức các bộ CSA, tuy nhiên lại gặp phải vấn đề là layout thường ít có dạng thông thường và yêu cầu các dây dẫn dài. Để giải quyết phần nào các vấn đề gặp phải của các phương pháp trên, một phương pháp lai ghép đã được đề xuất. Phương pháp lai ghép cân bằng hai trường hợp ở hai thái cực cực đoan. Các phương pháp thực hiện theo cách lai ghép có thể kể đến là phương pháp sử dụng các mảng lẻ/chẵn, phương pháp sử dụng các mảng của các mảng, phương pháp sử dụng các cây trẻ cân bằng, và phương pháp sử dụng các cây lật hình bậc thang. Các bộ nhân lai ghép vừa kể có thể đạt được số mức lô-gic thấp gần như với phương pháp sử dụng cây Wallace trong khi cho phép việc kết nối có dạng thông thường hơn và tốc độ hoạt động nhanh hơn.

7) Mach cộng-nhân cầu nổi

Rất nhiều thuật toán, đặc biệt trong xử lý tín hiệu số, yêu cầu thực hiện việc tính toán $P=X*Y+Z$. Trong khi phép tính này có thể được thực hiện với một bộ nhân và một bộ cộng, nó có thể được thực hiện với tốc độ nhanh hơn bằng cách sử dụng một khối cộng-nhân cầu nối (FMA: Fused Multiply-Add), trong đó đơn giản là một bộ nhân bình thường được cải tiến để lấy thêm một tích thành phần khác là Z. Tích thành phần bổ sung này làm tăng độ trễ của một mạch nhân mảng thêm bằng đúng một CSA bổ sung.

8) Bộ nhân nối tiếp

Các bộ nhân song song lớn sẽ sử dụng một số lượng rất lớn transistor. Trong khi tổng số transistor có thể tăng đến một mức chấp nhận nào đó, các nhà thiết kế của các hệ thống giá thành thấp vẫn thấy rằng mạch nhân nối tiếp thu hút hơn. Các bộ nhân nối tiếp sử dụng số lượng phần cứng ít hơn nhiều, tuy nhiên nó yêu cầu nhiều chu kỳ đồng hồ hơn để thao tác phép toán. Phép nhân có thể được thực hiện theo kiểu nối tiếp từ hoặc nối tiếp bit.



Hình 4.47 Bộ nhân thực hiện kiểu nối tiếp từ

Step	Shift	Reg	Notes
		0000 0101	Khởi tạo
0a	1100	0101	Cộng 1*Y
0b	01100	010	Dịch phải
1a	01100	010	Cộng 0*Y
1b	001100	01	Dịch phải
2a	111100	01	Cộng 1*Y
2b	0111100	0	Dịch phải
3a	0111100	0	Cộng 0*Y
3b	00111100		Dịch phải

Hình 4.48 Minh họa việc thực hiện nhân nối tiếp

Hình 4.47 [12] minh họa một khối nhân thực hiện theo kiểu nối tiếp từ, khối này chỉ yêu cầu một bộ cộng M-bit và một thanh ghi dịch (M+N)-bít. Ở mỗi bước thực hiện, nó thực hiện việc cộng có điều kiện số bị nhân Y vào tích hiện tại nếu bít thích hợp của số nhân X là 1. Nó dựa trên quan sát rằng ở bước thực hiện thứ k, tích hiện tại (tích chạy - running product) có chiều dài M+k bít và các bít 0...k-1 của X đã được xem xét và không cần thiết nữa. Khối nhân nối tiếp được khởi động bằng cách nạp tất cả các bít của X vào phần bậc thấp của thanh ghi dịch và một tích chạy gồm các bít 0 vào phần bậc cao của thanh ghi. Ở bước thứ k, Y sẽ được cộng vào tổng chạy nếu $x_k=1$. Thanh ghi dịch sau đó thực hiện việc dịch phải, hủy bỏ giá trị x_k và tăng gấp đôi trọng số tại vị trí mà tích thành phần kế tiếp sẽ được cộng vào tích chạy. Sau N bước, thanh ghi sẽ chứa giá trị tích cuối cùng.

Hình 4.48 [12] minh họa việc thực hiện phép nhân $1100 \times 0101 = 00111100$. Đường kẻ dọc phân tách tổng chạy với các bít còn lại của X.


Chu kỳ của mạch nhân nối tiếp từ được thiết lập bởi phép cộng truyền nhớ M-bit ở mỗi bước. Độ trễ của CPA này có thể giảm xuống bằng độ trễ của một CSA bằng cách duy trì tích thành phần ở dạng thừa dư thừa lưu nhớ. Bù lại phải trả giá là sự tăng gấp đôi số lượng thanh ghi cần để giữ tích thành phần dư thừa và sự thêm một bộ CPA cuối cùng để chuyển đổi kết quả dư thừa thành các số bù 2 ở bước cuối của phép nhân.

4.5 Bộ ghi dịch

Chúng ta biết có một số loại ghi dịch thường được sử dụng là:

- **Bộ ghi dịch lô-gic:** Thực hiện việc dịch một số sang trái hoặc phải và điền vào các vị trí trống các bít 0. Các phép dịch này thường được kí hiệu là >> hoặc << trong ngôn ngữ Verilog. Ví dụ $1011 \text{ LSR } 1 = 0101$, $1011 \text{ LSL } 1 = 0110$.
- **Bộ ghi dịch số học:** Cũng tương tự như bộ ghi dịch lô-gic, nhưng trong các phép dịch phải nó sẽ điền các vị trí bít bậc cao nhất với các bản sao của bít dấu (để hiển thị dấu một cách đúng đắn, các số bù 2 mở rộng khi sử dụng phép dịch phải bởi k nhị tương ứng với việc chia bởi 2^k). Các thao tác này được ký hiệu là >>> hoặc <<< trong ngôn ngữ Verilog. Ví dụ $1011 \text{ ASR } 1 = 1101$, $1011 \text{ ASL } 1 = 0110$.
- **Bộ ghi dịch vòng (quay):** Thực hiện việc quay vòng các số theo vòng tròn sao cho các vị trí trống được điền đầy bởi các bít được dịch ra khỏi ở phía đầu cuối bộ ghi. Ví dụ $1011 \text{ ROR } 1 = 1101$, $1011 \text{ ROL } 1 = 0111$.

Bộ ghi dịch hình phễu (funnel shifter) có thể thực hiện cả ba thao tác vừa nêu. Bộ ghi dịch loại này thực hiện việc chấp nối hai đầu vào N-bít và lựa chọn một vùng con N-bít của Y, như trong minh họa hình 4.49 [12].



Hình 4.49 Minh họa hoạt động của bộ ghi dịch hình phễu

Bảng 4.5 [12] liệt kê các đầu vào cần được sử dụng để thực hiện một thao tác dịch trái hoặc dịch phải đi k bít của một từ N-bít A. Việc tạo ra độ lệch (offset) cho các phép dịch trái yêu cầu một phép trừ số bù 2. Nếu N là một số lũy thừa của 2 thì bộ ghi dịch hình phễu có thể được đơn giản hóa hơn bằng cách chấp nhận một đầu vào (2N-1)-bít Z và bằng cách đơn giản lấy phần bù của các bít 1 (tức là thực hiện việc đảo theo bít) của phần dịch cho các phép dịch trái, như minh họa trong bảng 4.6 [12].

Bảng 4.5: Hoạt động của bộ ghi dịch hình phễu

Kiểu dịch	B	C	Offset
Dịch phải logic	0...0	$A_{N-1}...A_0$	k
Dịch trái logic	$A_{N-1}...A_0$	0...0	N-k
Dịch phải số học	$A_{N-1}...A_{N-1}$	$A_{N-1}...A_0$	k
Dịch trái số học	$A_{N-1}...A_0$	0	N-k
Dịch phải vòng	$A_{N-1}...A_0$	$A_{N-1}...A_0$	k
Dịch trái vòng	$A_{N-1}...A_0$	$A_{N-1}...A_0$	N-k


Bộ ghi dịch hình phễu có thể hỗ trợ mọi loại thao tác dịch và quay vòng bằng cách chọn các đầu vào Z thích hợp, hoặc nó có thể nối mạch cứng (hardwire) cho các thao tác ghi dịch đặc biệt nào đó.

Bảng 4.6: Bộ ghi dịch hình phễu đơn giản hóa

Kiểu dịch	Z	Offset
Dịch phải logic	0...0, $A_{N-1}...A_0$	k
Dịch trái logic	$A_{N-1}...A_0$, 0...0	$\bar{k}$
Dịch phải số học	$A_{N-1}...A_{N-1}$, $A_{N-1}...A_0$	k
Dịch trái số học	$A_{N-1}...A_0$, 0...0	$\bar{k}$
Dịch phải vòng	$A_{N-2}...A_0$, $A_{N-1}...A_0$	k
Dịch trái vòng	$A_{N-1}...A_0$, $A_{N-1}...A_1$	$\bar{k}$


Thiết kế của một bộ ghi dịch hình phễu đơn giản nhất bao gồm một mảng các bộ ghép kênh N×N-đầu vào chấp nhận các tín hiệu lựa chọn 1-trong-N (một bộ ghép kênh cho mỗi bít đầu ra). Một bộ ghi dịch mảng như vậy được minh họa trong hình 4.50 [12] trong đó sử dụng các transistor truyền nMOS cho các bộ ghi dịch 4-bít. Đại lượng dịch được đảo ngược cường

bức và được mã hóa thành các tín hiệu lựa chọn, các tín hiệu này được dẫn theo trục thẳng đứng đi qua mảng.




Hình 4.50 Bộ ghi dịch hình phễu mảng

Các đầu ra được lấy theo phương ngang. Mỗi hàng transistor được gắn với một đầu ra để tạo thành một trong các bộ ghép kênh. Các đầu vào 2N-1 chạy theo phương chéo tới các đầu vào ghép thích hợp. Sơ đồ layout hình que của một trong N^2 transistor trong mảng được minh họa trong hình 4.51 [12]. Các transistor truyền chịu một sự rơi ngưỡng, nhưng vấn đề này có thể được giải quyết bằng cách tiền nạp các đầu ra hoặc bằng cách sử dụng các cổng truyền CMOS đầy đủ.



Hình 4.51 Sơ đồ layout hình que của bộ ghi dịch hình phễu mảng



Hình 4.52 Bộ ghi dịch hình phễu nhiều mức


Bộ ghi dịch mảng làm việc tương đối tốt đối với các bộ dịch kích thước trung bình trong các thiết kế mức transistor, nhưng có dung kháng ký sinh cao trong các bộ ghi dịch lớn hơn và không tuân theo các thiết kế ô tiêu chuẩn (standard cell). Hình 4.52 [12] minh họa một bộ ghi dịch 4-bít dựa trên nhiều mức của các bộ ghép kênh nhỏ hơn (các bộ mà, tất nhiên, có thể là các cổng truyền). Một cách tổng quát, mức đầu tiên dịch đi $N/2$, mức thứ hai dịch đi $N/4$, ..., cho đến mức cuối cùng được dịch đi 1. Với cấu trúc như vậy, không cần thiết phải có bộ giải mã. Các cổng XOR trên các đầu vào điều khiển đảo cường bức đại lượng cần dịch cho các phép dịch trái.

Các lựa chọn dịch khác, bao gồm cả việc trao đổi, đảo bít, trao đổi bít, đôi khi cũng được yêu cầu. Các bộ ghi dịch cho các lựa chọn này cũng được xây dựng từ các kết hợp thích hợp của các bộ ghép kênh. Tốc độ của một bộ ghi dịch N-bít tỷ lệ thuận với $\log(N)$, do đó việc dịch có thể nói là một thao tác nhanh. Các bộ ghép kênh 4:1 làm việc tốt trong các bộ ghi dịch lớn hơn nhằm giảm nhỏ số lượng các mức lô-gic.

4.6 Bộ nhớ

4.6.1 Giới thiệu

Các mảng bộ nhớ thường chiếm phần quan trọng của các transistor trong một SoC CMOS. Các mảng bộ nhớ có thể được phân loại thành các nhóm như minh họa trong hình 4.53 [12]. Chú ý rằng các PLA chủ yếu thực hiện các phép tính lô-gic chứ không phải chức năng lưu trữ như một bộ nhớ, nhưng cũng sẽ được đề cập trong phần này.



Hình 4.53 Phân loại các mảng nhớ

Bộ nhớ truy xuất ngẫu nhiên được truy xuất thông qua một địa chỉ và có độ trễ độc lập với địa chỉ của ô nhớ. Ngược lại, các bộ nhớ truy xuất nối tiếp được truy xuất lần lượt sao cho không cần phải sử dụng địa chỉ. Các bộ nhớ có thể đánh địa chỉ nội dung sẽ xác định địa chỉ (hoặc các địa chỉ) mà có chứa dữ liệu phù hợp với một khóa xác định.


Bộ nhớ truy xuất ngẫu nhiên thông thường được phân thành bộ nhớ chỉ đọc (ROM: Read-only memory) và bộ nhớ đọc/ghi (thường được gọi một cách nhầm lẫn là RAM). Thậm chí thuật ngữ ROM cũng đôi khi dẫn đến hiểu lầm vì có rất nhiều bộ ROM cũng có thể ghi được. Một cách phân loại hữu ích là phân loại theo bộ nhớ không ổn định (thay đổi - volatile) và bộ nhớ ổn định (không thay đổi - nonvolatile). Bộ nhớ thay đổi là bộ nhớ sẽ duy trì dữ liệu lưu trong nó lâu tùy ý miễn là nguồn phải được cung cấp, nói cách khác, dữ liệu sẽ mất đi nếu không có nguồn cung cấp. Trong khi đó, bộ nhớ không thay đổi là bộ nhớ có thể lưu giữ dữ liệu lâu vô hạn. Thường RAM được gán vào nhóm bộ nhớ thay đổi, ROM được gán vào nhóm bộ nhớ không thay đổi.

Tương tự các thành phần mạch dây, các ô nhớ sử dụng trong các bộ nhớ thay đổi có thể được phân chia thành các cấu trúc tĩnh và các cấu trúc động. Các ô tĩnh sử dụng một số dạng thức hồi tiếp để duy trì trạng thái của nó, trong khi đó các ô động sử dụng các mức nạp lưu trong các tụ điện động thông qua một transistor truy xuất. Điện tích nạp sẽ rò mất qua transistor truy xuất thậm chí ngay cả khi transistor đó ngắt (OFF). Do đó, các ô động phải được đọc và ghi một cách thường xuyên để làm tươi mới trạng thái của chúng. RAM tĩnh (SRAM) có tốc độ làm việc nhanh hơn và có ít vấn đề hơn, nhưng nó lại yêu cầu vùng diện tích trên một bit lớn hơn so với RAM động (DRAM).

Một số bộ nhớ không thay đổi thực sự là bộ nhớ chỉ đọc. Nội dung của một mặt nạ ROM được nối mạch cứng trong quá trình sản xuất và không thể thay đổi được. Tuy nhiên rất nhiều bộ nhớ không đổi có thể được viết vào, mặc dù thao tác viết rất chậm so với các bộ nhớ thay đổi tương ứng. Một bộ nhớ có thể lập trình được (PROM: Programmable ROM) có thể

được lập trình một lần sau khi sản xuất bằng cách làm nổ các cầu chì trên chip với các điện áp lập trình cao đặc biệt. Một bộ ROM có thể lập trình và xóa (EPROM) được lập trình bằng cách lưu các điện tích nạp trên một cổng động. Nó có thể được xóa bằng cách chiếu tia cực tím (UV) vài phút để phá vỡ sự nạp của cổng. Như vậy, bộ EPROM có thể được lập trình lại. Các bộ EPROM bằng điện (EEPROM) cũng tương tự các bộ EPROM, tuy nhiên chúng có thể được xóa trong khoảng cỡ mi-li giây bằng hệ thống mạch điện trên chip. Các bộ nhớ flash (bộ nhớ flash - flash memory) là một biến thể của bộ EEPROM trong đó việc xóa được thực hiện xóa trên toàn bộ khối thay vì xóa các bit riêng rẽ như trong EEPROM. Bởi vì chúng có khả năng tích hợp mật độ cao và dễ dàng lập trình lại trong hệ thống, các bộ nhớ Flash thường thay thế các bộ nhớ không thay đổi trong hầu hết các hệ thống CMOS hiện đại.

Các ô nhớ có thể có một hoặc nhiều hơn một cổng để truy xuất. Với các bộ nhớ đọc/ghi, mỗi cổng có thể là chỉ đọc, chỉ ghi, hoặc có khả năng đáp ứng cả thao tác đọc và ghi.




Hình 4.54 Kiến trúc mảng nhớ tổng quát

Kiến trúc mảng nhớ nhỏ điển hình được minh họa trong hình 4.54 [12]. Trọng tâm của thiết kế là một mảng nhớ chứa 2^n từ lưu trữ và mỗi từ có độ dài 2^m bit. Trong một thiết kế đơn giản nhất, mảng được tổ chức với một hàng tương ứng với một từ và một cột tương ứng với mỗi bit trong mỗi từ. Thường có số từ trong một bộ nhớ lớn hơn rất nhiều so với số bit trong bộ từ, dẫn đến bộ nhớ rất cao và mảnh và do đó khó có thể làm phù hợp với phân hoạch vị trí chip trong quá trình thiết kế layout và dẫn đến tốc độ làm việc chậm vì độ dài các dây dẫn tăng lên. Vì lý do đó, mảng nhớ thường được gấp để giảm số hàng và tăng số cột. Sau khi thực hiện việc gấp, mỗi hàng của bộ nhớ lúc này bao gồm 2^k từ, do đó mảng được tổ chức vật lý thành 2^{n-k} hàng của 2^{m+k} cột hay là bit. Bộ giải mã hàng kích hoạt một trong các hàng bằng cách xác nhận một trong các dòng từ (wordline: dòng từ, đường từ). Trong quá trình đọc, các ô trên dòng từ kéo dòng bit (bitline: dòng bit, đường bit). Bộ giải mã cột điều khiển một bộ ghép kênh trong cột hệ thống mạch điện để chọn ra 2^m bit từ hàng như là dữ liệu cần truy xuất. Minh họa trong hình 4.54 biểu diễn một bộ nhớ gấp 2-đường 8-từ $\times$ 4-bit được gấp thành một mảng 4-hàng $\times$ 8-cột với $n=3$, $m=2$ và $k=1$. Các bộ nhớ lớn thường được xây dựng

từ các mảng con nhỏ hơn sao cho các dòng từ và các dòng bit vẫn ngắn ở mức chấp nhận được, tốc độ hoạt động nhanh và công suất tiêu tán thấp.

4.6.2 SRAM


Khối xây dựng cơ bản của một bộ SRAM là ô nhớ SRAM. Ô nhớ được kích hoạt bằng việc nâng dòng từ và được đọc hoặc ghi thông qua dòng bit. Hình 4.55 trình bày một ô (cell) SRAM 12-transistor được xây dựng từ một mạch chốt tĩnh đơn giản và một bộ đảo 3-trạng thái (hình a); và sơ đồ mạch điện cụ thể một cell SRAM thực hiện bằng công nghệ CMOS (hình b).




Hình 4.55 Sơ đồ cell SRAM (a) Cell SRAM 12-transistor (b) Mạch điện một cell SRAM tổng quát

Trong hình a, cell có một dòng bit duy nhất. Tín hiệu đọc và ghi "thật" và phân bù được sử dụng trong vị trí của một dòng từ duy nhất. Layout tương ứng của cell SRAM này được minh họa trong hình 4.56 [12], trong đó có diện tích $46 \times 75\lambda$. Các đường nguồn và đất có thể được chia sẻ giữa các ô lân cận nhau đối xứng hình gương, tuy nhiên diện tích vẫn bị giới hạn bởi các dây dẫn và lớn vượt ngoài mong muốn. Tuy nhiên, cell có thể dễ dàng được thiết kế bởi vì tất cả các nút mắc nối từ rãnh-đến-rãnh và sẽ nhanh hơn khi được sử dụng trong các RAM nhỏ và các ngăn (file) thanh ghi.

Hình 4.57 [12] minh họa sơ đồ thực hiện chi tiết một cell SRAM 6-transistor thường được sử dụng trong thực tế, thiết kế này xuất phát từ sơ đồ nguyên lý chung trong hình 4.55 (hình b). Ở đây, các tải đã được thay thế bởi các transistor loại p. Trong minh họa, chúng ta thấy rằng, cell sử dụng một dòng từ duy nhất điều khiển hai transistor dẫn và dùng hai dòng bit "thật" và phân bù. Dòng bit phân bù, hay đơn giản là dòng bit bù, thường được gọi là bit_b hoặc $\overline{\text{bit}}$. Cell gồm một cặp bộ đảo được kết hợp chéo và một transistor truy xuất cho mỗi đường bit. Các phiên bản "thật" và phân bù của dữ liệu được lưu trong các bộ đảo kết hợp chéo. Nếu dữ liệu bị làm thay đổi ít, hồi tiếp dương quanh vòng lặp sẽ phục hồi nó về V_{DD} hoặc đất (GND). Dòng từ được xác định để thực hiện việc đọc hoặc ghi cell.



Hình 4.56 Layout tương ứng của cell SRAM 12-transistor




Hình 4.57 Sơ đồ mạch chi tiết một cell SRAM 6-transistor

Hoạt động của cell SRAM trong hình 4.57 có thể được mô tả như sau. Chúng ta biết rằng, các transistor truy xuất nMOS là các transistor truyền hoàn hảo các lô-gic "0". Để thực hiện việc đọc, các dòng bit đầu tiên được tiền nạp ở mức cao và một được kéo xuống bởi cell SRAM qua transistor truy xuất. Với các thao tác đọc, một dòng bit hoặc phần bù của nó được kéo tích cực xuống mức thấp và giá trị mức thấp này chế ngự cell để thực hiện việc ghi giá trị mới. Chú ý, việc chọn các kích thước của transistor một cách thích hợp là cần thiết để cho các hoạt động được chính xác. Một cách tổng quát, hoạt động của SRAM được chia thành 2 pha, như đã trình bày trong phần các chiến lược đồng hồ, chúng ta gọi các pha là ϕ_1 và ϕ_2 . Chú ý là các pha này có thể thực tế được tạo ra từ tín hiệu đồng hồ *clk* hoặc phần bù của nó *clkb*. Giả sử rằng ở pha 2, SRAM được tiền nạp. Trong giai đoạn 1, SRAM được ghi hoặc đọc bằng cách nâng dòng từ thích hợp và hoặc kéo các dòng bit đến các giá trị cần ghi hoặc để các dòng bit tự do và quan sát xem dòng bit nào được kéo xuống. Việc đọc một SRAM lớn có thể rất chậm vì dung kháng của các cell chia sẻ dòng bit rất lớn. Các bộ khuếch đại cảm nhận tăng tốc các thao tác đọc bằng cách phát hiện các khác biệt nhỏ giữa dòng bit và phần bù của nó.


Cell SRAM 6-transistor (còn gọi là cell 6T) đạt được sự gọn nhất với sự trả giá về yêu cầu hệ thống mạch ngoại vi phức tạp để thực hiện các thao tác đọc và ghi. Với các RAM lớn, sự đánh đổi này là chấp nhận được vì trong các ứng dụng này kích thước của cell chiếm phần lớn diện tích trong thiết kế. Kích thước cell nhỏ cũng tạo ra các dây dẫn ngắn hơn và do đó có công suất tiêu tán nhỏ hơn.

Một biến thể của cell 6T là một cell 5-transistor được minh họa trong hình 4.58 [12]. Loại cell này đã được sử dụng trong chế tạo RAM CMOS/SOS 16K. Ở đây, bằng cách thay thế các tiếp xúc kim loại với các tiếp xúc chìm, kích thước của cell được giảm đi đáng kể. Ngoài ra, chỉ có một dòng bit duy nhất chạy qua cell. Tuy nhiên điều này dẫn đến khó khăn khi thực hiện thao tác ghi. Vấn đề xảy ra trong quá trình ghi có thể được giải quyết trong thiết kế bằng cách nâng điện áp dòng từ tới một giá trị lớn hơn V_{DD} .




Hình 4.58 Sơ đồ mạch một cell SRAM 5-transistor

Một biến thể khác của cell 6T có thể kể đến là cell nhớ 2-cửa như minh họa trong hình 4.59 [2]. Loại cell này thường được sử dụng trong các cấu trúc vi xử lý. Chú ý rằng, nếu chúng ta chỉ cần yêu cầu một cổng được ghi, thì một transistor có thể được xóa bỏ.



Hình 4.59 Sơ đồ mạch một cell SRAM 2-cửa

Để có thể đạt được các cell SRAM làm việc tin cậy và có kích thước nhỏ, tức là cho mật độ tốt, thì cần phải có một chiến lược layout thông minh. Nghĩa là một số tiêu chí của thiết kế phải được xem xét. Việc thiết kế cell bắt đầu bằng transistor tải loại p. Chúng ta thấy rằng, chúng ta có thể tối thiểu hóa kích thước của nó, bởi vì nó chỉ phải tạo sự chênh lệch các hiệu ứng của sự rò rỉ. Tiếp đến, xem xét kích thước transistor dẫn và transistor kéo-xuống. Cần chú ý rằng, tỉ số nối tiếp hiệu dụng của hai transistor này sẽ quyết định tốc độ kéo-xuống của dòng bit. Tỷ số này cũng ảnh hưởng đến thao tác ghi. Kích thước của transistor dẫn cũng ảnh hưởng trực tiếp đến tải trên dòng từ, do đó làm thay đổi thời gian nâng và xuống của dòng từ. Ảnh hưởng này có thể được trung hòa bằng cách tăng kích (driver) dòng từ.



Hình 4.60 Thao tác đọc trong một SRAM

Giả sử xem xét mô hình mạch như trong hình 4.60 [2], trong đó một transistor loại n kích thước một đơn vị (tối thiểu) được chọn cho transistor dẫn để giảm tải trên dòng từ và tối thiểu hóa kích thước của cell. Chúng ta sẽ khảo sát ảnh hưởng của một transistor kéo-xuống kích thước một đơn vị. Thời gian xuống được xác định bằng $2\tau_F$ trong đó $\tau_F = 4C_{BIT}/\beta V_{DD}$, β là hệ số khuếch đại của transistor loại n kích thước một đơn vị. Nếu transistor kéo-xuống là một transistor kích thước gấp đôi kích thước đơn vị, khi đó thời gian xuống sẽ xấp xỉ bằng $3\tau_F/2$.


Ngoài các xem xét về tốc độ hoạt động, các kích thước tương quan của transistor dẫn so với cell kéo-xuống cũng phải được tỷ lệ để ngăn các thao tác ghi sai xảy ra trong khi cell đang được đọc. Ví dụ, nếu các transistor dẫn có độ lớn vô hạn, thì các nút lưu trữ cell phải được kéo cả lên $V_{DD} - V_{tn}$. Điện áp này xóa một cách hiệu quả bất cứ trạng thái nào được lưu trong cell. Như vậy, các transistor dẫn và kéo-xuống phải được tỷ lệ hóa sao cho transistor kéo-xuống có khả năng kẹp giá trị "thấp" được lưu trong cell xuống dưới điểm chuyển mạch của bộ đảo.

4.6.3 DRAM

Như đã đề cập, DRAM lưu các giá trị như là các điện tích nạp trên một tụ thay vì trong một vòng lặp hồi tiếp. Do vậy, cell cơ bản nhỏ hơn các cell SRAM một cách đáng kể. Tuy nhiên các cell DRAM phải được đọc một cách thường xuyên và phải được làm tươi mới sao cho các nội dung của nó không bị rò rỉ mất. Các DRAM thương mại thường được xây dựng trong một quá trình đặc biệt được tối ưu hóa cho cấu trúc các tụ dày đặc. Các DRAM loại này có khả năng tạo ra mật độ lớn gấp 10 lần mật độ của SRAM chất lượng cao được tạo ra trong một quá trình lô-gic tiêu chuẩn. Mặc dù có lợi thế về mật độ tích hợp, DRAM loại này có độ trễ lớn hơn.

Việc thiết kế mạch DRAM có thể nói là một nghệ thuật đặc biệt. Trong phần này, chúng ta chỉ xem xét một cách sơ lược kỹ thuật thiết kế tổng quát.

Sơ đồ mạch một cell DRAM 1-transistor được trình bày trong hình 4.61 (hình a) [12], trong đó gồm một transistor và một tụ điện. Đây là loại cell cơ bản của hầu hết các DRAM mật độ cao. Cũng giống như SRAM, cell được truy xuất bằng việc xác nhận dòng từ để nối tụ điện với dòng bit. Khi thực hiện thao tác đọc, dòng bit đầu tiên được tiền nạp tới điện áp $V_{DD}/2$. Khi dòng từ nâng cao, tụ điện chia sẻ điện tích nạp của nó với dòng bit, và tạo ra một thay đổi điện áp ΔV có thể nhận thấy được như minh họa trong hình 4.61 (hình b). Thao tác đọc xáo trộn các nội dung của cell tại x, do đó cell phải được ghi lại sau mỗi thao tác đọc. Trong thao tác viết, dòng bit được kéo lên cao hoặc xuống thấp và điện áp được áp đặt lên tụ. Một số DRAM kéo dòng từ đến mức $V_{DDP} = V_{DD} + V_t$ để tránh một mức suy giảm khi thực hiện việc ghi một bit "1".




Hình 4.61 Sơ đồ cell DRAM 1-transistor (a) Cell DRAM 1-transistor (b) Sự thay đổi điện áp dòng bit

Tụ C_{cell} của DRAM phải có kích thước vật lý càng nhỏ càng tốt để có thể đạt được mật độ tích hợp tốt. Tuy nhiên, vì dòng bit tiếp xúc với rất nhiều cell DRAM, do đó nó có một dung kháng C_{bit} tương đối lớn. Vì thế, dung kháng cell thường nhỏ hơn rất nhiều dung kháng dòng bit. Theo công thức chia sẻ-nạp, điện áp thay đổi (swing: biên độ thay đổi, tính từ biên này đến biên kia của dạng sóng thay đổi) trên dòng bit trong quá trình đọc ra được tính bằng:

$$\Delta V = \frac{V_{DD}}{2} \frac{C_{cell}}{C_{cell} + C_{bit}} \quad (4.15)$$

Công thức (4.15) cho thấy, một dung kháng cell lớn là yếu tố quan trọng để tạo ra một điện áp thay đổi hợp lý. Mặt khác, cũng cần thiết phải duy trì các nội dung của cell trong một thời gian đủ dài và để giảm thiểu các lỗi mềm (soft error: lỗi xảy ra khi các bit lật giá trị một cách tự phát). Ví dụ, thường chọn bằng 30fF.

Một cell DRAM 4-transistor có thể thu được từ một cell SRAM bằng cách xóa bỏ các transistor tải loại p, như minh họa trong hình 4.62.




Hình 4.62 Sơ đồ mạch một cell DRAM thu được từ một cell SRAM

Khi thực hiện thiết kế hệ thống trung bình, các cell tĩnh 6-transistor hoặc cell động 4-transistor hoặc cell động 3-cell nên được sử dụng vì chúng yêu cầu sự thiết kế mạch chi tiết ít nhất và sử dụng các quá trình công nghệ đã biết. Như một nguyên tắc thiết kế chung, bộ nhớ lớn chỉ nên được kèm theo trong một thiết kế nếu chất lượng của hệ thống bị ảnh hưởng lớn khi không có bộ nhớ.

4.6.4 ROM

Các cell ROM có thể được xây dựng với chỉ một transistor cho một bit lưu trữ. Như đã đề cập, ROM là một cấu trúc nhớ không thay đổi, trạng thái của nó được lưu vô hạn, thậm chí cả khi không có nguồn cung cấp. Một mảng ROM thông thường được thực hiện như một mảng NOR một đầu (single-ended), trong đó dùng bất cứ cấu trúc nào trong các cấu trúc cổng NOR mà chúng ta đã đề cập bao gồm cả cổng nMOS giả và cổng NOR động không chân. Hình 4.63 minh họa một sơ đồ mảng ROM. Chú ý rằng, một mảng NAND cũng có thể được sử dụng nếu một bộ ROM cực nhỏ được yêu cầu, tuy nhiên các thực hiện này rất là chậm.




Hình 4.63 Sơ đồ mảng ROM

Cũng giống như trong các cell SRAM và các cổng động không chân khác, đầu vào dòng từ phải ở mức thấp trong suốt quá trình tiền nạp các cổng NOR động. Trong các trường hợp mà sự tiêu tán công suất một chiều (DC) có thể chấp nhận được và tốc độ yêu cầu vừa phải, thì bộ ROM được xây dựng từ các cổng nMOS giả cho phép thiết kế đơn giản nhất vì không yêu cầu định thời. Công suất tiêu tán DC có thể được giảm một cách đáng kể trong các bộ ROM ghép bằng cách đặt các transistor kéo-lên sau bộ ghép kênh cột.

Các bộ ROM mặt nạ được lập trình có thể được cấu hình bằng sự có mặt hoặc vắng mặt của một transistor hoặc một tiếp xúc, hoặc bằng một cây ghép ngưỡng, ngưỡng mà khiến một transistor tắt một cách vĩnh viễn khi transistor đó không cần thiết. Việc bỏ đi các transistor có một ưu điểm là làm giảm nhỏ dung kháng của các dòng từ cũng như giảm công suất tiêu thụ. Việc lập trình với các liên kết kim loại đã từng là một phương pháp phổ biến bởi vì các bộ ROM như vậy có thể được sản xuất hoàn toàn ngoại trừ lớp kim loại, sau đó được lập trình theo các yêu cầu của khách hàng thông qua các bước xử lý (phủ) kim loại. Sự xuất hiện của EEPROM và các chip nhớ Flash đã làm giảm đi nhu cầu của các bộ ROM mặt nạ được lập trình.

4.6.5 Bộ nhớ Flash

Bộ nhớ Flash là một dạng của bộ nhớ ROM có thể xóa bằng điện. Transistor được dùng để xây dựng các bộ nhớ Flash là các transistor có cấu trúc đặc biệt gọi là các transistor có cực cổng động (float), như minh họa trong hình 4.64 [12].




Hình 4.64 Sơ đồ và cấu trúc transistor dùng tạo các bộ nhớ Flash

Như minh họa, chúng ta thấy rằng, thiết bị có hai cực cổng, một trong hai cực cổng đó (cực phía dưới) không được liên kết. Điện tích nạp có thể được đặt trên cực cổng động này bằng cách sử dụng các điện áp lớn giữa cực cổng phía trên và cực máng. Hiệu ứng xuyên hầm


Fowler-Nordheim là hiệu hức vật lý cho phép dòng chạy qua lớn ô-xít. Khi cực cổng động được nạp, nó làm transistor thông (turn on); khi cổng động được xả, nó làm transistor ngắt. Điện tích nạp trên cực cổng động sẽ có thể duy trì trong thời gian hàng năm.

Có hai loại cấu trúc bộ nhớ Flash được sử dụng phổ biến là cấu trúc Flash NOR và cấu trúc Flash NAND. Các cấu trúc này không chỉ sử dụng các cấu trúc mạch điện khác nhau mà còn biểu diễn các giao tiếp lô-gic khác nhau đối với hệ thống.

Một cell Flash NOR với transistor kéo-lên kèm theo được minh họa trong hình 4.65 [12]. Chúng ta có thể thấy, flash NOR tương tự về mặt cấu trúc với bộ ROM, ngoại trừ mỗi giao cắt của dòng từ/bít được cư trú với một transistor cực cổng động. Flash NOR có thể được sử dụng như một bộ nhớ truy xuất ngẫu nhiên, giống như với bất kỳ bộ ROM nào khác.



Hình 4.65 Sơ đồ mạch một cell flash NOR



Hình 4.66 Sơ đồ mạch một cell flash NAND 2-bít


Ngược với cell flash NOR, flash NAND được thiết kế để tạo ra cấu trúc nhớ theo hàng (bank). Các hàng nhớ có thể được đánh địa chỉ một cách độc lập, cho phép chuyển dữ liệu tốc độ cao hơn. Flash NAND đầu tiên được thiết kế với mục đích hỗ trợ các ứng dụng truyền thông đa phương tiện, các ứng dụng mà có yêu cầu băng thông lớn. Tuy nhiên, ngày nay,

flash NAND đã nhanh chóng chiếm vị trí thống lĩnh trong cấu trúc flash được sử dụng rộng rãi.

Sơ đồ một cell flash NAND 2-bit được minh họa ở hình 4.66 [12]. Hai bit lưu trữ được truy xuất bằng cách sử dụng các tín hiệu *RA*. Các liên kết nối tiếp NAND được bảo vệ bằng các transistor loại n tiêu chuẩn. Để thực hiện việc lập trình một cell, chúng ta có thể đặt *SELECT TOP* lên một mức điện áp cao, đặt *SELECT BOTTOM* xuống đất, và *RA* để điều khiển transistor mong muốn lên mức điện áp cao. Để ngăn chặn các cột lân cận không bị lập trình, chúng ta đặt các *RA* khác ở một mức điện áp trung gian. Các transistor này sau đó được kiểm soát nhưng không được lập trình. Giá trị được lập trình được đặt trên dòng bit.

4.6.6 PLA

Một mảng lô-gic có thể lập trình (PLA: Programmable Logic Array) cung cấp một cấu trúc thông thường cho việc thực hiện các phép lô-gic tổ hợp xác định trong một dạng luật tổng-của-tích. Nếu các đầu ra được dẫn trở lại tới các đầu vào thông qua các thanh ghi, thì các bộ PLA cũng có thể tạo thành các máy trạng thái hữu hạn. Các bộ PLA được sử dụng phổ biến trong những ngày đầu của VLSI khi mà sự tối thiểu hóa lô-gic 2-mức được hiểu một cách cặn kẽ. Tuy nhiên các bộ tối ưu lô-gic nhiều mức vẫn còn phát triển chưa đầy đủ. Các bộ PLA là các phương thức nhanh và cho phép mật độ cao để thực hiện các hàm đơn giản, và với sự hỗ trợ của các công cụ máy tính hỗ trợ thiết kế (CAD: Computer Aid Design), chúng có thể dễ dàng thay đổi khi các lỗi lô-gic được phát hiện. Với các hàm phức tạp hơn, phương pháp tổng hợp mạch lô-gic hiện đại thường tạo ra các mạch gọn hơn và có tốc độ làm việc cao hơn. Vì thế, các bộ PLA ngày nay ít được sử dụng hơn. Hơn nữa, các bộ PLA sử dụng nMOS giả tiêu tán công suất tĩnh và có thể rất chậm trong việc thực hiện kéo lên, trong khi đó các bộ PLA động yêu cầu việc thiết kế chuỗi định thời phải hết sức cẩn thận.




Hình 4.67 Biểu diễn PLA bằng các cổng NOR

Chúng ta biết rằng, bất cứ một hàm lô-gic nào cũng có thể biểu diễn ở dạng tổng-của-tích, tức là, trong đó mỗi đầu ra là OR (tổng) của các AND (tích) của các đầu vào "thật" và bù. Các đầu vào và các phần bù của chúng được gọi là các biến (literal). AND của một tập các

biến được gọi là một tích hoặc một số hạng tối thiểu (minterm: AND của các biến trong đó mỗi biến chỉ xuất hiện đúng một lần). Các đầu ra là các OR của các minterm. Như vậy, bộ PLA bao gồm một mặt phẳng AND để tính toán các minterm và một mặt phẳng OR để tính các đầu ra.

Các cổng NOR đặc biệt hiệu quả trong cấu trúc lô-gic động và nMOS giả bởi vì chúng sử dụng chỉ các transistor song song, không bao giờ nối tiếp. Do vậy, chúng ta sử dụng luật DeMorgan để thay thế các cổng AND và OR bằng các cổng NOR sau khi đã đảo các đầu vào và đầu ra. Kết quả thu được được minh họa trong hình 4.67 [12].

Thiết kế PLA trực tiếp nhất là sử dụng một loại cổng NOR nMOS giả. Hình 4.68 [12] minh họa một sơ đồ mạch cho một bộ PLA thực hiện bộ cộng đầy đủ.



Hình 4.68 Sơ đồ PLA dùng nMOS giả thực hiện một bộ cộng đầy đủ

4.7 Đường dữ liệu - Data paths

Một đường dữ liệu vừa là một cấu trúc lô-gic vừa là một cấu trúc vật lý: nó được xây dựng từ các thành phần thực hiện các thao tác dữ liệu thông thường, chẳng hạn như phép cộng; và nó có một cấu trúc layout sử dụng các ưu điểm của các thiết kế lô-gic thông thường của các toán tử (operator) dữ liệu. Các đường dữ liệu thông thường bao gồm một số loại phần tử: thanh ghi (các thành phần bộ nhớ) lưu trữ dữ liệu, các bộ cộng và các khối ALU thực hiện các phép tính số học, các thanh ghi dịch thực hiện các thao tác bit, các bộ đếm cũng có thể được sử dụng cho các phép đếm chương trình. Các bus (đường dẫn dữ liệu) kết nối các toán tử này với nhau.

Hầu hết các thao tác dữ liệu là các thao tác thông thường, ví dụ thao tác của các bộ cộng, khối ALU, thanh ghi dịch, và các toán tử khác có thể được xây dựng từ mảng các phần tử nhỏ hơn.

Câu hỏi và bài tập ôn tập chương:

1. Trong thiết kế hệ thống VLSI, có những chiến lược phân bố clock điển hình nào? So sánh ưu, nhược điểm của các phương pháp vừa nêu.
2. Nguyên tắc thiết kế cấu trúc I/O?
3. So sánh ưu và nhược điểm của các bộ cộng điển hình đã học.
4. So sánh ưu và nhược điểm của các bộ đếm điển hình đã học.
5. So sánh ưu và nhược điểm của các bộ nhân điển hình đã học.
6. Trình bày phương pháp mã hóa Booth trong quá trình thực hiện phân tích thiết kế bộ nhân.
7. Trình bày phương pháp cây Wallace trong quá trình thực hiện phân tích thiết kế bộ nhân.
8. Nêu các loại bộ ghi dịch thường dùng.
9. Trình bày cấu trúc hoạt động của một ô nhớ SRAM 3-T.
10. Xét một hàm lô-gic có mô tả : $F = \overline{A(D + E)} + \overline{BC}$
 - a) Sử dụng ngôn ngữ mô tả phần cứng (VHDL, Verilog, ...) xây dựng thực hiện hàm F mức cấu trúc
 - b) Lựa chọn cấu trúc MOSFET thích hợp thực hiện hàm F
 - c) Phác họa layout của hàm F bằng hệ thống layout hình que

Chương 5 Các phương pháp Thiết kế hệ thống VLSI


5.1 Giới thiệu

Cách thức mà chúng ta thực hiện việc thiết kế một hệ thống cụ thể, một chip, hoặc một mạch điện có ảnh hưởng lớn đến cả những cố gắng cần phải bỏ ra và kết quả của thiết kế. Các nhà thiết kế IC đã phát triển và sử dụng các chiến lược thiết kế từ các nguyên tắc của các ngành khoa học khác chẳng hạn như công nghệ phần mềm để tạo thành một tập chặt chẽ các nguyên tắc nhằm tăng sự tương đồng về thời gian, tính thành công của các thiết kế. Trong chương này, chúng ta sẽ xem xét sơ lược các nguyên tắc này. Cần chú ý rằng, trong khi các nguyên tắc chung của thiết kế không thay đổi nhiều qua hàng thập kỷ, thì các quy định chi tiết của các kiểu thiết kế và các công cụ thiết kế đã có những bước phát triển mạnh mẽ cùng với sự phát triển của công nghệ và sự tăng mạnh về mức độ của năng suất sản xuất.

Một các tổng quát, một mạch tích hợp có thể được diễn tả theo các thành phần trong ba miền: (1) miền chức năng hoạt động (behavioral domain), (2) miền cấu trúc (structural domain), và (3) miền vật lý (physical domain). Miền chức năng hoạt động xác định những chức năng mà chúng ta mong muốn thực hiện với một hệ thống. Lấy ví dụ, ở mức độ cao nhất, chúng ta có thể mong muốn xây dựng một máy ra-đi-ô công suất cực thấp cho một mạng sensor phân tán. Miền cấu trúc cụ thể hóa các liên kết của các thành phần cần thiết để đạt được chức năng hoạt động mà chúng ta mong muốn. Trở lại với ví dụ về máy ra-đi-ô sensor, chúng ta cần thiết một sensor, một bộ phát đáp ra-đi-ô, một bộ vi xử lý, bộ nhớ (với phần mềm kèm theo), và một nguồn cung cấp được nối với nhau theo một cách thức xác định. Cuối cùng, miền vật lý cụ thể cách mà chúng ta sắp xếp các thành phần để kết nối chúng với nhau theo cách mà cho phép chúng sẽ tạo ra những chức năng mong muốn. Với ví dụ của chúng ta ở trên, chúng ta có thể bắt đầu với các chỉ tiêu kỹ thuật cho một khu vực ở đó đặt các thiết bị, tiếp theo đó là một loạt liên tiếp các bản vẽ vật lý hoặc các tiêu chí mà kết quả là các mô tả hình học được sử dụng để định ra một chip. Việc thiết kế bắt đầu từ thiết kế chức năng cho đến thiết kế cấu trúc và cuối cùng là các thực hiện vật lý một vi mạch thông qua một loạt các biến đổi thủ công hoặc tự động. Tại mỗi bước biến đổi, tính đúng đắn của biến đổi đó được thử nghiệm và kiểm tra bằng cách so sánh nó với các thiết kế trước khi biến đổi và sau khi biến đổi. Chẳng hạn, nếu mức công suất được quy định trong mô tả chức năng hoạt động ban đầu cho thiết kế bộ ra-đi-ô sensor, một phép kiểm tra sẽ cần được thực hiện trên thiết kế ở miền cấu trúc với các phản hồi từ miền vật lý để đảm bảo mục tiêu của thiết kế được thỏa mãn.

Trong mỗi một miền kể trên có một loạt các lựa chọn thiết kế có thể được lựa chọn để giải quyết các vấn đề cụ thể. Ví dụ như ở mức chức năng hoạt động, chúng ta có thể chọn tiêu chuẩn không dây và dạng thức trong đó dữ liệu được truyền đi từ bộ ra-đi-ô sensor. Trong miền cấu trúc, chúng ta có thể lựa chọn một kiểu mạch đặc biệt nào đó, một họ lô-gic nào đó, hoặc một chiết thuật định thời (clock) nào đó để sử dụng. Tại mức vật lý, chúng ta có rất nhiều lựa chọn về cách thức một mạch được thực thi như chip, các bản mạch, và các vùng đóng gói.

Các miền thiết kế vừa giới thiệu còn có thể được phân chia nhánh nhỏ hơn theo mức độ khác nhau về tính trừu tượng thiết kế. Mối quan hệ và sự phân chia các miền mô tả và các mức trừu tượng được minh họa trong lược đồ Gajshi-Kuhn Y như trong hình 5.1 [12]



Hình 5.1 Lược đồ Gajski-Kuhn Y diễn tả sự phân chia các miền thiết kế

5.2 Thiết kế cấu trúc và Testing

5.2.1 Các chiến lược thiết kế cấu trúc

Sự thành công về mặt thương mại của một IC phụ thuộc phần lớn vào tính năng suất mà có thể được mang lại thông qua các tối ưu trong thiết kế. Và điều này lại phụ thuộc vào tính hiệu quả trong đó thiết kế có thể được chuyển từ các khái niệm sang kiến trúc, từ lô-gic cho đến bộ nhớ, từ mạch và cuối cùng là đến các layout vật lý. Một hệ thống thiết kế VLSI tốt phải cho phép các mô tả thống nhất trong tất cả ba miền mô tả (chức năng hoạt động, cấu trúc và vật lý) và ở tất cả các mức trừu tượng liên quan (ví dụ các mức kiến trúc, RTL/khối, lô-gic, mạch). Các phương thức thực hiện thông qua nó để đạt được mục tiêu có thể được đánh giá với các khía cạnh khác nhau phụ thuộc vào tính quan trọng dựa trên áp dụng cụ thể. Các tham số đó bao gồm:

- Chất lượng hoạt động: tốc độ, công suất, chức năng, tính linh động.
- Kích thước của die (và từ đó là giá thành của die).
- Thời gian thiết kế.
- Sự dễ dàng kiểm định, tạo dựng kiểm tra thử, và khả năng có thể kiểm tra.

Thiết kế là một sự mâu thuẫn liên tục để đạt được các kết quả chính xác với tất cả các tham số vừa kể. Một số kết quả cuối cùng nhất định nào đó chắc chắn phải được thỏa mãn

(chẳng hạn chip phải thỏa mãn các tiêu chí kỹ thuật về chất lượng hoạt động nhất định), trong khi đó một số hạn chế khác có thể phụ thuộc vào tính kinh tế (chẳng hạn kích thước của die ảnh hưởng đến năng suất) hoặc thậm chí là tính chủ quan (chẳng hạn những yếu tố mà nhà thiết kế này thấy rằng dễ dàng, trong khi những nhà thiết kế khác lại cho rằng nó quá khó hiểu).

Chúng ta đã biết rằng, quá trình của việc thiết kế một hệ thống trên công nghệ si-líc là một quá trình phức tạp, và do đó, vai trò của các hỗ trợ thiết kế VLSI tốt là làm giảm nhỏ độ phức tạp, tăng năng suất và đảm bảo sản phẩm thiết kế hoạt động. Một phương pháp tốt của việc đơn giản hóa tiến trình thiết kế là việc sử dụng các điều kiện hạn chế và các mô tả trừu tượng. Bằng việc sử dụng các điều kiện hạn chế, các công cụ thiết kế có khả năng tạo ra các thủ tục tự động và thực hiện phần lớn công việc trong quá trình thiết kế. Bằng việc sử dụng các mô tả trừu tượng, nhà thiết kế có thể chia nhỏ các chi tiết và đạt đến một đối tượng đơn giản hơn để thực hiện.

Trong phần này, chúng ta sẽ xem xét các phương pháp thiết kế cho phép một sự thay đổi trong tính tự do sẵn có trong chiến lược thiết kế.

1) Phân cấp – Hierarchy

Việc sử dụng chiến lược phân cấp, hay còn được gọi là chiến lược chia để trị, liên quan đến việc chia nhỏ một hệ thống thành các mô-đun, và sau đó lắp lại quá trình cho mỗi mô-đun cho đến khi độ phức tạp của mỗi mô-đun con ở mức độ chi tiết có thể hiểu được một cách thích hợp. Quá trình này cũng có thể chỉ cần dừng lại ở mức độ mà các thành phần đã tạo trước có sẵn để thực thi một chức năng cần thiết nào đó. Chiến lược này tương tự như chiến lược của công nghệ phần mềm trong đó một chương trình lớn được chia nhỏ thành các phần nhỏ hơn và các phần nhỏ hơn lại được chia nhỏ tiếp cho đến tận khi thu được các chương trình con đơn giản với các chức năng xác định rõ và các giao tiếp có thể được thực hiện dễ dàng. Trong trường hợp với các mô-đun định trước, nhiệm vụ thiết kế liên quan đến việc sử dụng các mã thư viện để thực thi một chức năng yêu cầu. Khái niệm "phân cấp song song" cũng có thể được sử dụng để gom các mô tả trong mỗi miền mô tả biểu diễn một thiết kế. Ngoài ra, các công cụ tương đồng có thể đảm bảo tính thống nhất của mỗi miền mô tả. Bởi vì các công cụ này được sử dụng một cách phân cấp, chúng ta có thể tiến hành kiểm định từ phần cuối (bottom) đến phần đầu (top) của thiết kế, kiểm tra tại mỗi mức của phân cấp nơi tương ứng với các miền mô tả tương ứng. Ví dụ, một bộ lõi vi xử lý RISC có thể có một mô hình HDL mô tả chức năng của bộ vi xử lý, một netlist công mô tả loại và các liên kết của các cổng được yêu cầu để tạo ra bộ vi xử lý, và một mô tả định tuyến và vị trí quy định cách thức để xây dựng vật lý một bộ vi xử lý với một quy trình công nghệ xác định.

Chiến lược phân cấp cho phép sự sử dụng của các thành phần ảo (virtual component), các phiên bản mềm của các IC đóng gói truyền thống. Các thành phần ảo được đặt trong một thiết kế chip như các phần của mã và có các hỗ trợ kèm theo chẳng hạn như các mã kiểm định. Chúng có thể được cung cấp bởi các nhà cung cấp IP (intellectual property) độc lập hoặc có thể được sử dụng lại từ các sản phẩm phát triển trước đây.

2) Điều đặn – Regularity

Chiến lược phân cấp liên quan đến việc phân chia một hệ thống thành tập các mô-đun con. Tuy nhiên, chỉ riêng chiến lược phân cấp không thể giải quyết được bài toán về tính phức tạp của thiết kế. Chẳng hạn, chúng ta có thể thực hiện chia một cách lặp đi lặp lại một phân cấp của một thiết kế thành các mô-đun con khác nhau, khi đó chúng ta có thể kết thúc việc chia với một số rất lớn các mô-đun con khác nhau. Việc sử dụng tính đều đặn như là một hướng dẫn, các nhà thiết kế cố gắng chia phân cấp thiết kế thành một tập các khối xây dựng một cách tương đồng. Chiến lược về tính đều đặn có thể tồn tại ở mọi mức độ của thiết kế phân cấp. Ở mức mạch điện, các transistor với kích thước đồng đều có thể được sử dụng, trong khi ở mức cổng lô-gic, một thư viện hữu hạn các cổng lô-gic với chiều dài thay đổi chiều cao cố định có thể được sử dụng. Ở mức lô-gic, các bộ ROM và RAM được tham số hóa có thể được sử dụng ở nhiều vị trí. Ở mức độ kiến trúc, nhiều bộ vi xử lý giống nhau có thể được sử dụng để nâng cao chất lượng hoạt động.

Chiến lược đều đặn hỗ trợ các cố gắng kiểm định bằng cách giảm nhỏ số các thành phần con cần phải kiểm tra tính hợp lệ và bằng cách cho phép các chương trình kiểm định chính thống hoạt động hiệu quả hơn. Việc sử dụng lại thiết kế phụ thuộc vào nguyên tắc của chiến lược đều đặn để sử dụng cùng một thành phần ảo ở nhiều nơi hoặc nhiều sản phẩm.

3) Mô-đun – Modularity

Nguyên lý của chiến lược mô-đun là các mô-đun có chức năng xác định rõ ràng và có các giao tiếp. Nếu các mô-đun được hình thành một cách tốt thì sự tương tác với các mô-đun khác có thể được đặc tả tốt. Khái niệm "được hình thành tốt" có thể thay đổi tùy thuộc vào tình huống cụ thể, tuy nhiên một điểm xuất phát tốt là việc xây dựng tiêu chí được đặt trên các chương trình con được hình thành tốt. Trước hết, yêu cầu một giao tiếp được xác định rõ ràng. Trong trường hợp với công nghệ phần mềm, điều này tương ứng với một danh sách tham số với các biến số được định kiểu. Trong các dự án thiết kế mạch tích hợp, điều này tương ứng với một giao tiếp vật lý, cấu trúc và chức năng được xác định một cách rõ ràng, giao tiếp mà chỉ thị chức năng hoạt động cũng như tên, kiểu tín hiệu, và các điều kiện hạn chế về định thời và điện của các cổng trong thiết kế. Dung kháng tải hợp lý và khả năng kích (drive) có thể cần phải yêu cầu cho các cổng I/O. Một đầu vào quá lớn hoặc khả năng kích quá nhỏ có thể dẫn đến các vấn đề về thời gian không dự đoán trước được mà phải bỏ ra rất nhiều cố gắng để giải quyết trong khi chúng ta đang cố gắng với mục tiêu giảm nhỏ sức lực. Với trường hợp ít bị ảnh hưởng của nhiễu và thời gian có thể dự đoán được, các đầu vào chỉ nên kích các cổng transistor, chứ không phải các cực khuếch tán. Tiêu chí kỹ thuật các giao tiếp vật lý bao gồm các đặc tính chẳng hạn như vị trí, lớp liên kết, và bề rộng các dây dẫn. Tương tự với các mô tả HDL, chúng ta thường phân loại các cổng thành các cổng đầu vào, các cổng đầu ra, các cổng hai chiều, nguồn công suất, hoặc đất. Ngoài ra, chúng ta cũng nên chú ý đến việc liệu một cổng làm việc với tín hiệu tương tự hay là số. Chiến lược mô-đun giúp nhà thiết kế làm rõ và minh chứng bằng tài liệu một phương pháp tiếp cận một vấn đề, và cũng cho phép một hệ thống thiết kế dễ dàng kiểm tra các đặc tính của một mô-đun khi nó được xây dựng (chẳng hạn, các đầu ra không được ngắn mạch với nhau). Khả năng để chia nhỏ nhiệm vụ thành một tập các mô-đun xác định rõ ràng cũng giúp cho các thiết kế SoC, các thiết kế mà trong đó một số lượng các nguồn IP nhất định cần được giao tiếp với nhau để hoàn thiện thiết kế.

4) Cục bộ - Locality

Bằng các xác định các giao tiếp với đặc trưng rõ ràng cho một mô-đun, chúng ta đang phát biểu một cách thực sự rằng không phải các giao tiếp bên ngoài đã được cụ thể hóa, mà các giao tiếp bên trong của mô-đun là không quan trọng với các mô-đun khác. Với quan điểm này, chúng ta đang thực hiện một dạng thức "che dấu thông tin", dạng thức mà làm giảm nhỏ tính phức tạp bên ngoài hiển nhiên của một mô-đun. Trong thế giới phần mềm và HDL, điều này tương đương với việc giảm nhỏ các biến toàn cục xuống một số lượng tối thiểu. Càng ngày, chiến lược cục bộ thường có nghĩa cục bộ tạm thời hoặc gắn với một đồng hồ hoạt một giao thức thời gian. Điều này được giải quyết dựa vào các chiến lược đồng hồ mà chúng ta đã đề cập trong phần trước. Một trong các quan điểm tập trung của chiến lược cục bộ tạm thời là việc tham chiếu tất cả các tín hiệu với một đồng hồ. Do đó, các tín hiệu đầu vào được xác định cụ thể với các thiết lập được yêu cầu và giữ những thời gian tương đối với đồng hồ đó, và các đầu ra sẽ có các độ trễ liên quan tới các cạnh của xung đồng hồ.

5.2.2 Testing

Trong thiết kế mạch tích hợp, lời khuyên hữu ích được nhắc đi nhắc lại là "Thử nghiệm và Kiểm tra". Với hầu hết các chip, việc thử nghiệm và kiểm tra tốn rất nhiều công sức so với việc thiết kế.

Các thử nghiệm và kiểm tra có thể phân làm ba loại chính. Tập thử nghiệm và kiểm tra thử đầu tiên thực hiện việc kiểm tra xem liệu chip có thực hiện các chức năng được ấn định cho nó hay không. Các thử nghiệm và kiểm tra này được thực hiện trước khi thực hiện quá trình xuất băng (tapeout) trong chu trình sản xuất, thực hiện việc kiểm tra các chức năng của mạch và thường được gọi là các kiểm tra chức năng hoặc các kiểm tra lô-gic. Tập thử nghiệm và kiểm tra thứ hai được tiến hành trên nhóm chip đầu tiên thu được từ quá trình sản xuất. Những kiểm tra này nhằm khẳng định chắc chắn rằng chip hoạt động như mong muốn và giúp kiểm tra lỗi của bất cứ sự không nhất quán nào. Các kiểm tra này có phạm vi lớn hơn các kiểm tra lô-gic bởi vì chip có thể được kiểm tra với tốc độ hoạt động thực trong hệ thống. Chẳng hạn, một bộ vi xử lý mới có thể được đặt trong một bo mạch chủ mẫu để nạp hệ điều hành. Việc kiểm tra lỗi sản xuất, còn được gọi là kiểm tra lỗi si-líc (silicon debug) yêu cầu công việc mang tính khám phá và sáng tạo để phát hiện ra các vị trí gây ra thất bại, bởi vì nhà thiết kế có rất ít khả năng trực quan về bên trong của chip được sản xuất so với khi thực hiện các kiểm tra thiết kế. Tập thử nghiệm và kiểm tra thứ ba kiểm tra xem mỗi transistor, mỗi cổng, và mỗi thành phần lưu trữ trong chip có hoạt động một cách đúng đắn hay không. Những kiểm tra này được tiến hành trên mỗi chip được sản xuất trước khi chúng được đóng gói và chuyển đến khách hàng. Việc kiểm tra này đảm bảo rằng đế si-líc ở trong tình trạng hoàn toàn nguyên vẹn. Do vậy, các kiểm tra này thường được gọi là các kiểm tra sản xuất (manufacturing test). Trong một số trường hợp, các kiểm tra giống nhau có thể được sử dụng với tất cả ba bước, tuy nhiên thường thì dễ nhất là sử dụng một tập của các phép kiểm tra và tìm ra lỗi lô-gic và các lỗi khác, phân tách riêng các tập được tối ưu hóa để tìm những lỗi sản xuất.

Cần chú ý rằng, sản lượng sản xuất của một IC được xác định là số die tốt trên tổng số các die trên một tấm wafer. Bởi vì tính phức tạp của quá trình sản xuất, không phải tất cả các die trên wafer đều hoạt động một cách đúng đắn. Các phân tử bụi và những sự không hoàn

hào nhỏ trong vật liệu khởi đầu quá trình sản xuất hoặc quá trình quang khắc có thể dẫn đến các liên kết cầu hoặc các đặc trưng bị thiếu. Và những sự không hoàn hảo này dẫn đến kết quả là các chip bị lỗi. Nhiệm vụ của kiểm tra sản xuất là xác định die nào tốt và nên được đóng gói gửi đến khách hàng.

Việc kiểm tra một die (chip) có thể xảy ra ở:

- Mức wafer.
- Mức chip đã được đóng gói.
- Mức bảng mạch.
- Mức hệ thống.
- Mức vùng.

Bằng việc phát hiện sớm các chip hỏng, giá thành sản xuất có thể giữ ở mức thấp. Chẳng hạn, giá thành xấp xỉ với việc phát hiện lỗi ở các mức khác nhau được minh họa trong bảng 5.1.

Bảng 5.1: Mức giá thành xấp xỉ của việc phát hiện sản phẩm lỗi ở các mức khác nhau

Mức phát hiện	Giá thành xấp xỉ
Wafer	0,01-0,1 USD
Chip đã đóng gói	0,1-1 USD
Bảng mạch	1-10 USD
Hệ thống	10-100 USD
Vùng	100-1000 USD

Rõ ràng, nếu các lỗi có thể được phát hiện ở mức wafer, thì giá thành sản xuất càng thấp. Một ví dụ điển hình, Intel đã thất bại trong việc sửa một lỗi lô-gic trong bộ chia đầu phẩy động cho đến tận khi hơn bốn triệu đơn vị chip đã được vận chuyển đến khách hàng vào năm 1994. Khi đó IBM đã phải dừng bán các sản phẩm máy tính sử dụng chip Intel và Intel buộc phải thu hồi tại các chip lỗi. Điều này đã khiến công ty phải trả giá khoảng 450 triệu đô-la.


Một chú ý thú vị rằng, hầu hết các thất bại của sản phẩm si-líc lần đầu tiên là kết quả của các vấn đề với chức năng của thiết kế. Nói cách khác, chip thực hiện chính xác điều mà công cụ mô phỏng hướng nó thực hiện, tuy nhiên vì một số lý do (hầu hết thường là lỗi do con người) chức năng này không phải là chức năng mà toàn bộ phần còn lại của hệ thống mong muốn.

Trong phần này, chúng ta sẽ xem xét một cách sơ lược các quá trình liên quan đến các phép kiểm tra lô-gic, kiểm tra lỗi của chip, và kiểm tra sản xuất.

1) Kiểm tra lô-gic

Các kiểm tra lô-gic thường là các kiểm tra đầu tiên mà một nhà thiết kế có thể xây dựng như một phần trong quá trình thiết kế. Chẳng hạn, có thể đặt ra các câu hỏi "Liệu bộ cộng này có thực hiện việc cộng?", "Liệu bộ đếm này có thực hiện việc đếm?"... Chúng ta biết rằng, các thử nghiệm và kiểm tra cần phải được thực hiện để chứng minh rằng một mô tả cổng được tổng hợp phải có chức năng hoạt động tương đương với mô tả RTL nguồn. Hình 5.2 chỉ

ra rằng chúng ta có thể mong muốn chứng minh rằng một mô tả RTL là tương đương với các tiêu chuẩn thiết kế ở một mô tả chức năng mức cao hơn hoặc một mức tiêu chí trừu tượng. Mô tả chức năng có thể là một mô tả bằng lời; một mô tả bằng chữ với ngôn ngữ thông thường; một mô tả trong một số ngôn ngữ lập trình bậc cao chẳng hạn như C, FORTRAN, Pascal, hoặc LISP; một chương trình trong một ngôn ngữ mô phỏng hệ thống chẳng hạn như System C; hoặc một ngôn ngữ mô tả phần cứng như VHDL hoặc Verilog; hoặc đơn giản là một bảng các đầu vào và các đầu ra yêu cầu. Thường các nhà thiết kế tạo ra một "mô hình vàng" trong một trong các dạng thức vừa đề cập và nó trở thành một mô hình tham chiếu của tất cả các phép kiểm tra của các biểu diễn khác. Tương đương chức năng liên quan đến việc thực hiện một bộ mô phỏng ở một mức độ nào đó trên hai mô tả của chip (chẳng hạn một ở mức cổng và một ở mức chức năng) và việc đảm bảo rằng các đầu ra là tương đương ở một số điểm kiểm tra thuận tiện theo thời gian với mọi đầu vào được cung cấp. Điều này được thực hiện một cách thuận tiện nhất trong mô tả HDL bằng việc sử dụng các chuẩn kiểm tra (test bench), tức là một đóng gói xung quanh một mô-đun và cung cấp các kích thích và các kiểm tra tự động. Phép kiểm tra được chi tiết nhất có lẽ là phép kiểm tra thực hiện trên cơ sở chu kỳ tiếp chu kỳ. Càng ngày càng có sự gia tăng việc kiểm tra thử liên quan đến thời gian thực hoặc hoạt động gần với thời gian thực trong các hệ thống dựa trên FPGA để khẳng định chất lượng hoạt động mức hệ thống trong hệ thống cuối cùng mong muốn, tức là một hệ thống thực tế sẽ sử dụng chip sau khi chip hoàn thành. Điều này được khuyến cáo bởi vì có một sự tăng mức độ phức tạp của chip và hệ thống mà chúng thực hiện. Ví dụ, trong một vùng diện tích của các chip cho mạng cục bộ vô tuyến không dây (WLAN), nếu không có các hệ thống mô phỏng thời gian thực, chúng ta không thể mô phỏng các ảnh hưởng ẩn của kênh thông tin không tin cậy với các can nhiễu ngoài băng.



Hình 5.2 Sự tương đương chức năng ở các mức độ trừu tượng khác nhau

Chúng ta có thể kiểm tra sự tương đương chức năng thông qua việc mô phỏng ở các mức độ khác nhau của phân cấp thiết kế. Nếu mô tả là ở mức RTL, các hoạt động ở mức hệ thống có thể được kiểm tra một cách đầy đủ. Ví dụ, trong trường hợp một bộ vi xử lý, chúng ta có thể nạp hệ điều hành và chạy các chương trình chính yếu đối với mô tả chức năng. Tuy

nhiên, điều này có thể là không thực tế (do thời gian chạy mô phỏng có thể quá dài) đối với một mô hình ở mức cổng lô-gic và thậm chí còn khó khăn hơn cho một mô hình ở mức transistor. Một cách để giải quyết vấn đề này là sử dụng sự kế thừa phân cấp ngay bên trong một hệ thống để kiểm tra các chip và các mô-đun bên trong chip. Nghĩa là, kết hợp với các giao tiếp mô-đun được xác định rõ, đi theo nhánh dài cùng với sự tăng của tính tương đồng mà một hệ thống bao gồm nhiều chip VLSI sẽ thực hiện trước tiên.

Trong hầu hết các dự án, khối lượng của các cố gắng kiểm tra thường vượt xa rất nhiều so với các cố gắng thiết kế.

2) Các gợi ý kiểm tra lỗi số cơ bản

Rất nhiều lần, khi một chip được sản xuất, tập thử nghiệm và kiểm tra đầu tiên được thực hiện trong môi trường phòng thí nghiệm, do đó chúng ta cần chuẩn bị cho việc này. Chúng ta có thể bắt đầu bằng việc xây dựng một bảng mạch có những đặc tính sau:

- Nguồn công suất cung cấp cho IC có khả năng thay đổi V_{DD} và khả năng đo lường công suất tiêu tán.
- Có các liên kết với tín hiệu thực.
- Có các đầu vào tín hiệu đồng hồ.
- Có một giao tiếp số với một máy tính cá nhân (PC).

Chúng ta có thể viết các chương trình phần mềm để giao tiếp với chip thông qua các cổng nối tiếp hoặc song song hoặc các giao tiếp bus. Chip này do đó phải có một cổng UART nối tiếp hoặc một số giao tiếp khác mà có thể sử dụng một cách độc lập với các hoạt động bình thường của chip. Mức thấp nhất của phần mềm phải tạo ra các lệnh đọc và ghi các thanh ghi trong chip. Một cách khác hoặc một phương pháp trái ngược là tạo ra các giao tiếp cho các bộ phân tích lô-gic. Các giao tiếp này có thể dễ dàng được thêm vào một thiết kế bản mạch in ở dạng các đầu chò nhiều chân (socket).

Chúng ta phải thực hiện một phép kiểm tra đầu tiên (còn được gọi là "kiểm tra khói"). Kiểm tra này liên quan đến việc thay đổi các giá trị điện áp từ mức không đến V_{DD} trong khi đó quan sát dòng điện có được với sự không có mặt của các tín hiệu đồng hồ. Đối với một mạch tĩnh hoàn toàn, dòng điện sẽ luôn duy trì ở mức không. Các mạch điện tương tự sẽ tạo ra dòng ảm (quiescent).

Tiếp theo đó, chúng ta có thể cho phép tín hiệu đồng hồ, một số dòng động phải quan sát được. Cần chú ý rằng, nhiều chip CMOS dường như hoạt động khi tín hiệu đồng hồ được cung cấp trong khi nguồn cung cấp được tắt bởi vì tín hiệu đồng hồ có thể cung cấp phần nào công suất cho chip thông qua các đi-ốt bảo vệ đầu vào trên các chân để đầu vào. Nếu có thể, chúng ta phải chạy khởi động tín hiệu đồng hồ ở tốc độ thấp sao cho các thất bại trong thiết lập thời gian không phải là thủ phạm đầu tiên trong bất kỳ hoạt động kiểm tra lỗi nào.

Trong trường hợp là mạch số, chúng ta phải xem xét các thanh ghi khác nhau cho việc sử dụng đúng phần mềm ghi và đọc dựa trên PC. Điều này nghĩa là kiểm tra tính toán vẹn của đường tín hiệu từ PC tới chip. Thường, các nhà thiết kế đặt một ID trong một thanh ghi tại địa chỉ không. Việc đọc tại thanh ghi này chứng minh tính đúng đắn của đường đọc từ chip. Nếu các thanh ghi của chip được khởi động lại với một trạng thái biết trước, các thanh ghi có thể

được đọc nối tiếp nhau và được so sánh với các giá trị định trước. Trong trường hợp sử dụng bộ phân tích lô-gic, chúng ta có thể tải các mẫu kiểm tra tương đương vào các chip cần kiểm tra. Thông thường, các mẫu kiểm tra này có thể được tạo ra một cách tự động từ các phiên bản kiểm tra chuẩn. Cho đến thời điểm này, chưa có chức năng nào của chip được kiểm tra ngoại trừ việc đọc và ghi thanh ghi.

Nếu chúng ta phát hiện hoạt động bất bình thường, chúng ta phải thực hiện việc kiểm tra lỗi (debug). Phương pháp đơn giản nhất là giả định một phương pháp thất bại và sau đó thực hiện việc kiểm tra giả thiết đó. Việc kiểm tra lỗi bản thân nó là một nghệ thuật, tuy nhiên có một số điểm cho phép việc kiểm tra lỗi hợp lý như sau:

- Lưu giữ một nhật ký với ngày tháng và chú thích cho tất cả các kiểm tra đã thực hiện.
- Khi giả thiết một nguyên nhân cho một lỗi và một phép kiểm tra, thực hiện chỉ một thay đổi mỗi lần và quan sát kết quả. Việc thay đổi nhiều yếu tố cùng một lúc và sau đó quan sát xem chip có làm việc hay không sẽ dẫn chúng ta đến việc không phát hiện được lỗi và cách này thường được gọi là giải pháp tự sát.
- Thực hiện việc kiểm tra mọi thứ hai hoặc ba lần; không bao giờ nên giả sử mọi điều trừ khi nó được đo lường và ghi chú lại trong nhật trình.
- Kiểm tra các tín hiệu và các điện áp cung cấp tại các chân của IC; thường thì các bảng mạch kiểm tra mới hay có lỗi.
- Kiểm tra lập I/O của chip được xác định và thực hiện một phép kiểm tra liên tiếp từ các chân của IC tới các vị trí mong muốn (chẳng hạn, kiểm tra các chân, các nguồn cung cấp) trên bảng mạch.
- Không bao giờ bỏ qua bất kỳ lý do có thể dẫn đến lỗi, ngoại trừ chúng ta có thể chứng minh được rằng nó không phải là nguyên nhân.
- Sử dụng các bộ phun lạnh hoặc các súng nhiệt để làm lạnh hoặc làm nóng một mạch để kiểm tra xem liệu nó có xảy ra các vấn đề với nhiệt độ.
- Kiểm tra trạng thái của các thanh ghi bất kỳ bên trong chip và ghi chú vào tài liệu.
- Đánh giá thời gian của các đầu vào và đầu ra bất kỳ với chú ý đến tín hiệu đồng hồ; thường các thiết lập hoặc các thời gian giữ có thể bị vi phạm trong một thiết lập kiểm tra mới.
- Khi một lỗi được phát hiện và sửa, tìm kiếm các phần khác của thiết kế, phần mà có thể cũng có những lỗi tương tự mà chưa được phát hiện.
- Không bao giờ được giả thiết mọi thứ, phải đặt dấu hỏi với mọi thứ.

Khi một chip được kiểm tra hoạt động, chúng ta có thể thực hiện việc đo lường nhiều khía cạnh chung của thiết kế chẳng hạn như chất lượng hoạt động của chip (công suất, tốc độ, các đặc tính tương tự). Điều này liên quan đến các kỹ thuật phòng thí nghiệm thông thường để cấu hình, đo lường và ghi lại. Bất cứ khi nào có thể, lưu giữ tất cả các kết quả dưới dạng có thể đọc được bằng máy tính (chẳng hạn các hình ảnh được lưu trữ từ các ô-xi-lô số, các bức chụp màn hình từ các bộ phân tích lô-gic) để trao đổi với các thành viên trong nhóm hoặc đồng nghiệp.

Với hầu hết các phần, nếu một chip số mô phỏng ở mức cổng lô-gic và thành công với các kiểm tra phân tích thời gian trong quá trình thiết kế, chúng sẽ hoạt động chính xác khi sản xuất thành chip. Một số biến đổi từ mạch mô phỏng xảy ra trong các trường hợp sau:

- Mạch hoạt động chậm hơn dự đoán - chỉnh sửa - giảm nhịp đồng hồ hoặc tăng V_{DD} .
- Mạch có một hiện tượng chạy đua - chỉnh sửa - làm nóng với súng nhiệt kiểm tra xem một cổng lô-gic có phải là nguyên nhân.
- Mạch có các vấn đề lô-gic động - chỉnh sửa - không thực hiện lại mạch.
- Mạch có các vấn đề nghiêm trọng về hiện tượng nhiễu xuyên (crosstalk) - chỉnh sửa - tìm kiếm các công cụ tốt hơn.
- Mạch hoạt động sai chức năng - chỉnh sửa - thực hiện việc thử nghiệm và kiểm tra tốt hơn.

Với các mạch tương tự, một loạt các vấn đề có thể gây ảnh hưởng đến chất lượng hoạt động của mạch ngoài các yếu tố được mô phỏng. Các vấn đề bao gồm nhiễu đất và nguồn cung cấp, nhiễu để, các ảnh hưởng nhiệt và ảnh hưởng do quá trình sản xuất. Mặc dù vậy, chúng ta vẫn có thể áp dụng các phương pháp kiểm tra phát hiện lỗi cơ bản như đã xem xét.

3) Kiểm tra sản xuất

Trong khi các phép kiểm tra và các phép thử nghiệm và kiểm tra chức năng thực hiện việc tìm kiếm để khẳng định chức năng của một chip, thì các phép thử nghiệm và kiểm tra sản xuất được sử dụng để khẳng định rằng mọi hoạt động cổng lô-gic như mong đợi. Sự cần thiết thực hiện xuất phát từ một loạt các lỗi sản xuất có thể xảy ra trong hoặc quá trình sản xuất chip hoặc trong quá trình kiểm tra tăng sức chịu đựng của chip (trong đó chip được thử (stress) bằng các hoạt động quá áp và quá nhiệt). Các lỗi sản xuất bao gồm:

- Các ngắn mạch giữa các lớp (chẳng hạn giữa các lớp kim loại).
- Các dây dẫn bị đứt (chẳng hạn các dây dẫn kim loại mỏng khi chạy qua các topology thẳng đứng).
- Thiếu các nút nối thông (via), các nút nối thông bị hỏng.
- Các ngắn mạch qua các lớp ô-xít cực mỏng tới đế hoặc giếng.

Các lỗi này dẫn đến các lỗi mạch đặc biệt bao gồm:

- Các nút bị ngắn mạch tới nguồn cung cấp hoặc đất.
- Các nút bị ngắn mạch với nhau.
- Các đầu vào trôi nổi, các đầu ra đứt mạch.

Các kiểm tra được yêu cầu để khẳng định rằng mỗi cổng và mỗi thanh ghi hoạt động và không bị tổn hại bởi một lỗi sản xuất. Các kiểm tra có thể được tiến hành ở mức wafer để loại bỏ các die xấu, hoặc có thể được để đến tận khi các bộ phận được đóng gói. Việc quyết định cho vấn đề này thường được quyết định bởi sản lượng và giá thành đóng gói. Nếu sản lượng cao và giá thành đóng gói thấp (chẳng hạn sử dụng đóng gói plastic), thì các bộ phận có thể được kiểm tra chỉ sau khi đã được đóng gói. Tuy nhiên, nếu sản lượng wafer thấp và giá thành đóng gói cao (chẳng hạn các đóng gói gốm), thường sẽ kinh tế hơn nếu thực hiện việc

loại bỏ die xấu ở mức wafer. Độ dài các kiểm tra ở mức wafer có thể được làm ngắn lại để giảm thời gian kiểm tra dựa trên kinh nghiệm với dãy các phép kiểm tra.

Ngoài việc kiểm tra các cổng bên trong, tính liên tục I/O cũng được kiểm tra, với các kiểm tra sau cần được hoàn thành:

- Các mức I/O (chẳng hạn, kiểm tra mức dự trữ chống nhiễu cho TTL, hoặc các chân đế I/O CMOS).
- Tốc độ hoạt động.

Với việc sử dụng các cấu trúc kiểm tra ngay trên chip, việc kiểm tra wafer với tốc độ làm việc thực có thể được hoàn thành với một số tối thiểu các chân nối. Điều này trở nên quan trọng trong việc giảm giá thành của việc kiểm tra ở mức wafer.

Về mặt tổng quát, việc tạo ra các bộ kiểm tra sản xuất giả thiết rằng chức năng của mạch/chip là đúng. Điều đó yêu cầu thực hiện thử tất cả các đầu vào các cổng và quan sát tất cả các cổng đầu ra.

5.3 Hệ thống layout



Việc thực hiện layout thông thường đầy đủ ở mức mặt nạ là một quá trình dễ mắc lỗi, tốn thời gian, và là công việc yêu cầu các chuyên gia được huấn luyện tốt. Sự chấp nhận các luật thiết kế hình học đơn giản và các luật thiết kế hệ thống toàn cục, chẳng hạn như việc sử dụng nghiêm chiến lược đồng hồ 2-pha, đã dẫn đến các phương pháp cho phép các nhà thiết kế hệ thống thiết kế chip ở mức mặt nạ. Điều này cho phép các nhà thiết kế hệ thống sử dụng các tiềm năng mạch đầy đủ mà công nghệ si-líc tạo ra. Một phương pháp cải tiến đang nhận được sự chấp nhận rộng rãi là việc thiết kế mức thấp các ô ở dạng một ký hiệu ở mức mạch điện của các miêu tả trừu tượng, và do đó giảm gánh nặng của các nhà thiết kế khỏi nhiệm vụ nặng nề của việc phải thực hiện các luật thiết kế hình học. Các ô sau đó được kết hợp bằng cách sử dụng một trong các kỹ thuật kết hợp đã biết, các kỹ thuật mở rộng khả năng của các hệ thống như vậy ở mức chip. Một phương pháp hỗn hợp tốt có thể kết hợp các khối ô tiêu chuẩn (được định nghĩa một cách biểu trưng), các ô mà được thiết kế một cách tự động, một phương pháp xây dựng thông thường được lặp lại với các ô trong miền ký hiệu, và các cấu trúc điều khiển chẳng hạn như các mảng lô-gic lập trình được. Vì các công cụ được cải thiện, mức ký hiệu của các mô tả tạo ra một "hộp ngữ" tốt được nhắm đến bởi các trình biên dịch si-líc.

5.3.1 Layout ký hiệu lưới thô

Ý tưởng đằng sau phương pháp này là việc chia bề mặt chip thành các lưới có khoảng cách đều nhau theo cả hai chiều X và Y. Kích thước của lưới biểu diễn đặc trưng tối thiểu hoặc dung sai vị trí mong muốn trong một quá trình sản xuất xác định và thường được lựa chọn bằng sự tham khảo kín giữa các nhà phát triển công cụ thiết kế và các kỹ sư quá trình sản xuất bán dẫn. Với mỗi sự kết hợp các lớp mặt nạ tồn tại ở một vị trí của lưới, một ký hiệu được xác định. Hình 5.3 minh họa một tập các ký hiệu điển hình và layout.

Với một hệ thống thiết kế cụ thể, những ký hiệu này được đặt trên lưới để xây dựng mạch điện mong muốn, tương tự như việc chúng ta lát gạch nền. Các tập ký hiệu có thể được định nghĩa là các chữ cái hoặc có thể là các ký hiệu hình ảnh, nếu một biểu diễn hình ảnh được sử dụng cho thiết kế.

Bản đồ ký tự lưới cố định




- Ký hiệu
- P = Silic đa tinh thể
 - A = Nhôm (kim loại)
 - . = Liên kết kim loại - vùng khuếch tán
 - N = Transistor n

Silic đa tinh thể
 Vùng khuếch tán n

Hình 5.3 Layout kí hiệu lưới cố định

Quá trình thiết kế bao gồm các ký hiệu được đặt trên lưới thô. Việc sử dụng các ký hiệu với kích thước cố định làm đơn giản hóa các luật thiết kế hình học, nhưng không hoàn toàn làm giảm chúng. Ví dụ, hình 5.4 cho thấy một vi phạm luật thiết kế theo đường chéo xảy ra trong một hệ thống thiết kế như vậy.



Hình 5.4 Sự vi phạm luật thiết kế trong layout lưới cố định


5.3.2 Layout ma trận cổng

Một kiểu layout ký hiệu dựa trên ký tự được phát triển tại phòng thí nghiệm Bell cụ thể hóa cho các mạch CMOS. Nó cải thiện layout ký hiệu lưới thô bằng cách cung cấp một kiểu layout quy luật trong đó một ma trận giao các hàng khuếch tán transistor và các cột si-líc đa tinh thể được sử dụng. Giao của một hàng và một cột là vị trí của một transistor tiềm tàng (vùng si-líc đa tinh thể giao với vùng khuếch tán).


Sự phát triển của kỹ thuật này từ quan điểm ô tiêu chuẩn được minh họa trong hình 5.5, trong đó hình bên trái minh họa một mạch được thực hiện bằng các thành phần ô cơ bản (bốn mạch NAND 2-đầu vào và một bộ đảo). Chú ý rằng các liên kết giữa các ô là các liên kết kim loại. Thay vì thực hiện các liên kết bằng kim loại, chúng ta có thể thực hiện các cột dải si-líc đa tinh thể theo chiều dọc tương ứng với mỗi tín hiệu cực cửa. Các transistor sau đó có thể được đặt trên các dải dẫn tín hiệu bằng si-líc đa tinh thể và được kết nối với nhau như trong minh họa hình bên phải.

Ở đây, các cột dọc có thể hoặc là các dải si-líc đa tinh thể (S) hoặc các dải khuếch tán (D) (hình 5.6). Các hàng ngang là các transistor và/hoặc các rãnh định đường bằng kim loại. Chú ý rằng các dây kim loại cũng có thể chạy dọc.

Một layout ký hiệu dạng ký tự tương ứng với layout trong hình 5.6 được trình bày trong hình 5.7 trong đó sử dụng các ký hiệu được định nghĩa trong bảng 5.2.



Hình 5.5 Phát triển của kiểu thiết kế ma trận công




Hình 5.6 Layout ma trận công điển hình với các đường si-líc đa tinh thể và đường khuếch tán

Sơ đồ layout mặt nạ tương ứng của hình 5.7 được trình bày trong hình 5.8.

Kỹ thuật ma trận công có thể được tổng kết bằng các luật sau:

- Dải si-líc đa tinh thể chạy chỉ theo một hướng và chiều dài và bề rộng là hằng số.

- Các dây dẫn loại khuếch tán (với bề rộng cố định) có thể chạy dọc giữa các đường si-líc đa tinh thể.
- Đường dẫn kim loại có thể chạy theo chiều ngang và chiều dọc. Bất cứ đường nào có sự khác biệt với kích thước tối thiểu (chẳng hạn các ray cung cấp nguồn) phải được cụ thể hóa thủ công.
- Các transistor có thể chỉ tồn tại trên các cột si-líc đa tinh thể.



Hình 5.7 Layout ký hiệu tương ứng của hình 5.6


Layout mặt nạ tương ứng của hình 5.7

Ký hiệu	Ý nghĩa
N	Transistor kênh n
P	Transistor kênh p
+	Điểm giao cắt kim loại – poly hoặc kim loại dây khuếch tán
*	Điểm tiếp xúc
	Dây dẫn si-líc đa tinh thể hoặc khuếch tán loại n
!	Dây dẫn khuếch tán loại p
:	Dây dẫn kim loại chạy dọc
-	Dây dẫn kim loại chạy ngang

Các transistor rộng có thể được xác định bằng cách bắc cầu hai hoặc nhiều hơn hai ký hiệu N hoặc P.

Để chuyển từ các ký hiệu chữ sang bản biểu diễn (artwork) mặt nạ, ma trận ký tự được xem xét (examine) và các ký tự được mở rộng thành các phần tử mặt nạ tương đương. Các thao tác chẳng hạn như gộp các đường đứt nét nằm ngang thành một dây dẫn kim loại và gộp các thiết bị lân cận nhau được thực hiện trong giai đoạn này. Hình 5.9 trình bày các khoảng cách lưới điển hình, trong đó tuân theo các luật thiết kế đã trình bày trong phần trước. Bước (pitch) của hàng được xác định bởi khoảng cách phân tách tối thiểu cực máng/cực nguồn của hai transistor không liên kết nhau với các tiếp điểm khuếch tán kim loại. Bước của cột được

xác định bởi khoảng cách của hai đường si-líc đa tinh thể với một tiếp điểm khuếch tán giữa các đường si-líc đa tinh thể.



Hình 5.8 Các khoảng cách cột và hàng của ma trận công

Chú ý rằng kiểu thiết kế này là kiểu "công nghệ có thể cập nhật được" vì mô tả thiết kế được lưu giữ dạng ký hiệu. Điều này có nghĩa là các thông tin mặt nạ cơ bản được mã hóa bởi các dạng thức ký tự. Do vậy, việc trích mạch có thể được thực hiện ở mức ký hiệu hoặc ở mức mặt nạ bằng các công cụ trích truyền thống. Chú ý rằng, việc trích mạch thực hiện ở mức ký hiệu là tương đối nhanh.


5.3.3 Layout hình que

Thuật ngữ "hình que" (stick) là một thuật ngữ chung được dùng trong các hệ thống thiết kế ký hiệu mà không nhất thiết hạn chế nhà thiết kế phải dùng lưới trong quá trình thiết kế. Thay vào đó, một mô tả topology dạng tự do của layout được nhập thông qua một hệ thống đồ họa tương tác. Các ký hiệu đồ họa được định vị tương đối với nhau thay vì định vị cố định và được liên kết với nhau bằng các que màu biểu diễn các lớp liên kết mức mặt nạ. Kỹ thuật này dựa trên các biểu diễn trừu tượng mà các nhà thiết kế IC đã sử dụng nhiều năm để đơn giản hóa layout bằng giấy và bút chì trước khi thực hiện việc chuyển số hóa layout. Với các hệ thống thực hiện dựa trên máy tính hiện nay, các khoảng cách mặt nạ đúng đắn có thể đạt được bằng cách sử dụng một quá trình "thu gọn" (compaction). Tuy nhiên từ năm 1978, có rất ít hệ thống như vậy được đề cập, mà chủ yếu nhấn mạnh đến các thuật toán thu gọn (compaction). Điều quan trọng cần chú ý là hầu hết các hệ thống loại này sử dụng,

như là cơ sở cho việc thao tác layout, một mô tả mức mặt nạ (chẳng hạn như các hộp, các đường).

5.3.4 Layout kí hiệu lưới ảo

Layout kí hiệu lưới ảo là một phương pháp layout kí hiệu mà vẽ dựa trên kinh nghiệm đạt được trong các hệ thống ký hiệu lưới thô, ma trận công, các hệ thống layout hình que, và các hệ thống khác. Về cơ bản, hệ thống tiếp cận thiết kế ở mức layout bằng cách thao tác (manipulate) các phần tử của mạch điện như các transistor và các dây dẫn ngược lại với bất cứ dạng thức nào của mô tả mặt nạ hình học. Các phần tử mạch điện vừa kẻ được đặt trên một lưới để tạo thuận lợi cho việc nắm bắt thiết kế dễ dàng và các công cụ đơn giản hóa, với khoảng cách hình học cuối cùng giữa các đường lưới được xác định bởi mật độ và sự can nhiễu của các thành phần mạch điện trong các vị trí lưới lân cận. Điều này đã dẫn đến khái niệm một lưới "ảo". Khái niệm này được minh họa với ví dụ đơn giản trong hình 5.10 (hình a). Trong minh họa, chúng ta thấy có ba đường dẫn chạy dọc ở giữa hình là các lưới ảo. Nếu sử dụng một lưới cố định kích thước 10 đơn vị, bề rộng đường dây dẫn và khoảng cách phân cách 10 đơn vị sẽ cho chúng ta một mô tả mặt nạ trong hình b. Nếu sử dụng một lưới với khoảng cách thay đổi theo topology, thì chúng ta thu được một mô tả mặt nạ trong hình c. Trong hình c, khối đường đứt nét là có thể trong một số bộ nén lưới ảo nhất định. Kết quả cuối cùng cho nhà thiết kế là các định vị trên lưới được thực hiện mà không cần phải quan tâm đến các luật thiết kế. Ngoài việc loại bỏ các luật thiết kế, lưới cũng được sử dụng để xác định tính kết nối của mạch theo cách tương tự trong các hệ thống thiết kế mạch. Ở đây, khái niệm một "coordinode" (nút tọa độ), được đề ra bởi Buchanan, được sử dụng để nắm bắt vị trí vật lý, tính kết nối cấu trúc, và các trạng thái hoạt động. Như cái tên của nó, một coordinode có các tính chất của một hệ tọa độ (coordinate), tức là một số vị trí xy mà cuối cùng ánh xạ (map) với bề mặt si-líc. Ngoài ra, nó có thể có một số tính chất của một nút trong một mạch điện, chẳng hạn như điện áp, hoặc các trạng thái mô phỏng. Về mặt cấu trúc, một coordinode xác định các nút trong mạng đang được thiết kế. Trong trường hợp (ngữ cảnh) lưới ảo, một coordinode được ánh xạ tới một tập rời rạc các điểm trên lưới thay vì một tập bán liên tục của các hệ tọa độ X-Y. Các tọa độ lưới tạo thành các đường hoạt động trong một mạch điện, định ra các đường thông tin cơ bản trong và đi qua một mạch điện. Các hoán đổi hình học cục bộ được thực hiện (handle) bằng phần mềm mạnh trong việc thực hiện các thao tác hình học.




Hình 5.9 Layout lưới ảo

Một hệ thống vẽ mạch lưới ảo (a virtual grid circuit capture system) có những điểm lợi sau:

- Thiết kế topology không bị ràng buộc bởi các luật thiết kế.
- Thiết kế nhanh thông qua việc sử dụng các liên kết điểm.
- Các thuật toán dựa trên lưới nhanh cho việc kiểm định (audit) tính kết nối, việc nén, và các quá trình khác.
- Khả năng cho phép các ô tham số hóa với việc tạo ra khối hình học tự động.
- Lắp ghép mô-đun phân cấp.
- Mục tiêu tự nhiên cho các trình biên dịch si-líc mức cao (tự do với cấu trúc hình học).

Câu hỏi và bài tập ôn tập chương:

1. Trình bày chiến lược phân cấp trong thiết kế hệ thống VLSI.
2. Trình bày chiến lược phân chia đều đặn trong thiết kế hệ thống VLSI.
3. Trình bày chiến lược mô-đun hóa trong thiết kế hệ thống VLSI.
4. Trình bày chiến lược cục bộ hóa trong thiết kế hệ thống VLSI.
5. Có những mức kiểm thử phổ biến nào? Vai trò của chúng trong quá trình thiết kế và sản xuất hệ thống VLSI?
6. So sánh ưu nhược điểm của các kiểu thiết kế điển hình đã học.
7. Có những loại hệ thống layout phổ biến nào? Tại sao cần sử dụng những hệ thống layout trong quá trình thiết kế?
8. Xét một layout đơn giản của một mạch lô-gic CMOS tổ hợp được cho trong hình vẽ, trong đó A-E là các đầu vào, Z là đầu ra.



- a) Khôi phục lại sơ đồ mạch MOSFET thực hiện mạch
- b) Khôi phục lại hàm lô-gic tổ hợp được thực hiện

- c) Sử dụng ngôn ngữ mô tả phần cứng (VHDL, Verilog, ...) xây dựng thực hiện hàm tìm được trong câu b)

PDF

Tài liệu tham khảo

- [1]. Wayne Wolf, *Modern VLSI Design: System-on-Chip Design*, 3rd edition, Prentice-Hall, 2002.
- [2]. N. Weste and K. Eshraghian, *Principles of CMOS VLSI Design*, 2nd edition, Addison Wesley, 1993.
- [3]. Ed. Wai-Kai Chen, *The VLSI Handbook*, Boca Raton: CRC Press LLC, 2000.
- [4]. Randall L. Geiger, Phillip E. Allen, *VLSI design techniques for analog and digital circuits*, McGraw-Hill, 1990.
- [5]. Steven M. Rubin, *Computer Aids for VLSI Design*, 2nd Edition, Addison-Wesley, 1997.
- [6]. Stanley L. Hurst, *VLSI custom microelectronics digital, analog, and mixed-signal*, Marcel Dekker, Inc., 1998.
- [7]. <http://sharif.edu/~hessabi/VLSI/index.html>
- [8]. <http://lsiwww.epfl.ch/LSI2001/teaching/webcourse/toc.html>
- [9]. Naveed Sherwani, *Algorithms for VLSI Physical Design Automation*, 3rd edition, Kluwer Academic Publishers, 1999.
- [10]. Francois Anceau et Yvan Bonnassieux, *Conception des Circuits VLSI du composant au systeme*, Dunod, 2007.
- [11]. Dr. S. Ramachandran, *Digital VLSI System Design*, Springer, 2007.
- [12]. Neil H. E. Weste and David Harris, *CMOS VLSI Design: A Circuits and Systems Perspective*, third edition, Pearson Education, Inc., 2005.
- [13]. Wayne Wolf, *Modern VLSI Design: IP-based Design*, fourth edition, Prentice Hall, 2009.